Pin Messages

Report Title Pin Report
Design File D:\_FPGA_Proj\GOWIN\HyperRAM\project\impl\gwsynthesis\hpram.vg
Physical Constraints File D:\_FPGA_Proj\GOWIN\HyperRAM\project\src\hpram.cst
Timing Constraints File D:\_FPGA_Proj\GOWIN\HyperRAM\project\src\hpram.sdc
Version V1.9.8.03
Part Number GW1NSR-LV4CQN48PC7/I6
Device GW1NSR-4C
Created Time Mon May 09 16:08:05 2022
Legal Announcement Copyright (C)2014-2022 Gowin Semiconductor Corporation. All rights reserved.

Pin Details

Pinout by Port Name:

Port Name Diff Pair Loc./Bank Constraint Dir. Site IO Type Drive Pull Mode PCI Clamp Hysteresis Open Drain Slew Rate Vref Single Resistor Diff Resistor BankVccio
clk 22/3 Y in IOB22[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
rst_n 15/3 Y in IOB5[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
init_calib 13/3 Y out IOB4[A] LVCMOS18 8 NONE NA NA OFF FAST NA NA NA 1.8
error 10/0 Y out IOT7[A] LVCMOS18 8 NONE NA NA OFF FAST NA NA NA 1.8

All Package Pins:

Loc./Bank Signal Dir. Site IO Type Drive Pull Mode PCI Clamp Hysteresis Open Drain Slew Rate Vref Single Resistor Diff Resistor Bank Vccio
3/0 - in IOT2[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
4/0 - out IOT2[B] LVCMOS18 8 NONE NA NA OFF FAST NA NA NA 1.8
6/0 - in IOT3[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
7/0 - in IOT3[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
8/0 - in IOT4[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
9/0 - in IOT5[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
10/0 error out IOT7[A] LVCMOS18 8 NONE NA NA OFF FAST NA NA NA 1.8
1/0 - in IOT10[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
2/0 - in IOT10[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
48/1 - in IOT11[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
47/1 - in IOT11[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
45/1 - in IOT13[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
46/1 - in IOT13[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
43/1 - in IOT17[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
44/1 - in IOT17[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
41/1 - in IOT20[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
42/1 - in IOT20[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
39/1 - in IOT26[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
40/1 - in IOT26[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
13/3 init_calib out IOB4[A] LVCMOS18 8 NONE NA NA OFF FAST NA NA NA 1.8
14/3 - in IOB4[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
15/3 rst_n in IOB5[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
16/3 - in IOB6[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
17/3 - in IOB6[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
18/3 - in IOB13[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
19/3 - in IOB13[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
20/3 - in IOB16[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
21/3 - in IOB16[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
22/3 clk in IOB22[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
23/3 - in IOB22[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA 1.8
35/2 - in IOR2[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
34/2 - in IOR2[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
33/2 - in IOR9[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
32/2 - in IOR11[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
31/2 - in IOR11[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
30/2 - in IOR15[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
29/2 - in IOR15[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
28/2 - in IOR17[A] LVCMOS18 NA UP NA NONE NA NA NA NA NA -
27/2 - in IOR17[B] LVCMOS18 NA UP NA NONE NA NA NA NA NA -