Skocz do zawartości

FlyingDutch

Użytkownicy
  • Zawartość

    850
  • Rejestracja

  • Ostatnio

  • Wygrane dni

    33

FlyingDutch wygrał w ostatnim dniu 19 czerwca

FlyingDutch ma najbardziej lubianą zawartość!

Reputacja

458 Mistrz

O FlyingDutch

  • Ranga
    7/10
  • Urodziny 28.05.1968

Informacje

  • Płeć
    Mężczyzna
  • Lokalizacja
    Bydgoszcz
  • Języki programowania
    C/C++
  • Zainteresowania
    informatyka
  • Zawód
    Programista

Ostatnio na profilu byli

Blok z ostatnio odwiedzającymi jest wyłączony i nie jest wyświetlany innym użytkownikom.

  1. Cześć, dzisiaj miałem chwilkę czasu i sprawdziłem układ VGA na płytce prototypowej - były tam błędy przy wtyczce VGA (pomyłka w pinach linii RGB). Po poprawce cały układ na płytce FPGA działa zupełnie poprawnie (są wszystkie składowe koloru). Pozdrawiam
  2. Cześć, obawiam się, że jednak trzeba będzie używać tego starego oprogramowania. Te linki podsumowują sytuację: http://www.retrotechnology.com/herbs_stuff/gal.html http://elm-chan.org/works/pgal/report_e.html http://www.armory.com/~rstevew/Public/Pgmrs/GAL/_ClikMe1st.htm http://www.brouhaha.com/~eric/retrocomputing/mmi/palasm/ Pozdrawiam BTW: tutaj jest post dot. programowania GAL'i na EEVBlog: https://www.eevblog.com/forum/microcontrollers/gal-design-software/
  3. Cześć, pytanie jak w tytule. Robił to ktoś praktycznie? Czy można jakoś pobrać (w łatwy sposób) kursy akcji polskich spółek na naszej giełdzie z ostatnich np. 2 lat?, Jakie struktury danych? planowałem: 1) dzień (numer próbki), 2) czas z danego dnia pracy (co minutę, może rzadziej co kilka minut) 3) dla danej minuty cechy: kurs początkowy, kurs końcowy, ile akcji sprzedanych, ile akcji kupionych Czyli ogólnie 3 osiowy tensor . Jakie warstwy dobrać najlepiej w modelu? Jaki optymalizator i funkcja straty? Czy takie prognozowanie ma w ogóle sens (może jest to zjawisko tak losowe, że takie predykcje nie mają sensu)? A może jeszcze inne dane powinny być uwzględnione? Pozdrawiam
  4. Cześć, daj znać jak kupisz jakiś zestaw uruchomieniowy FPGA i jak zaczniesz swój projekt. Chętnie bym tutaj poczytał o projektach innych użytkowników bo ogólnie mało się dzieje w tym dziale pozdrawiam
  5. Cześć, nie - u jakiegoś dystrybutora chyba to był Farnell. Pozdrawiam
  6. Niestety jak chcesz robić ciekawsze projekty to Elbert ma za mało zasobów - to jest świetna płytka dla kogoś zupełnie początkującego (ja też od niej zaczynałem), ale nie nadaje się do większych projektów. Jego dużą zaletą jest fakt iż jest nieźle wyposażony w układy peryferyjne i jest do niego kurs VHDL - nie musisz się bawić w czytanie schematów. Pozdrawiam
  7. Cześć, są różnice pomiędzy SDRAM a DDR RAM (v.2 i v.3) główna polega na tym, że odczyt danych jest na jednym zboczu zegara a nie obu. Tutaj masz dokładniejsze porównanie: https://www.diffen.com/difference/DDR_vs_SDRAM Tak do programowania programator JTAG. Ja wcześniej używałem takiego programatora Digilent'a: https://kamami.pl/programatory/234563-digilent-jtag-hs3-programator-ukladow-fpga.html I miałem z nim ciągłe kłopoty, przy zakupie tego zestawu FPGA QMTECH kupiłem chiński klon "Xilinx cable" : https://pl.aliexpress.com/item/32805986808.html?spm=a2g0s.9042311.0.0.70934c4dpK7I3S i ten programator działa bardzo dobrze (testowany ogólnie z czterema zestawami FPGA). Pozdrawiam
  8. Cześć, nic się nie zmieniło i sprawuje się bardzo dobrze Pozdrawiam
  9. Cześć, z zestawów FPGA dostępnych w polskich sklepach poleciłbym - Xilinx: https://kamami.pl/zestawy-uruchomieniowe/560134-artix-7-35t-arty-zestaw-ewaluacyjny-dla-fpga-artix-7.html https://kamami.pl/zestawy-uruchomieniowe/562401-digilent-cmod-a7-35t-modul-uruchomieniowy-z-fpga-artix-7-410-328-35.html Intel - SoC (z hard procesorem): https://kamami.pl/zestawy-uruchomieniowe/558403-terasic-de0-nano-soc-kit-p0286-zestaw-startowy-z-ukladem-altera-cyclone-v-soc.html Niestety ostatnio jest bardzo niekorzystny dla kupujących kurs dolara i wszystkie tu podane zestawy przekraczają podany budżet. Dlatego bardziej opłacają się zakupy w chińskim sklepie. Polecam Xilinx: https://pl.aliexpress.com/item/1000006630084.html?spm=a2g17.12010612.8148356.2.25967fb20oPfiK https://pl.aliexpress.com/item/32964497318.html?spm=a2g17.12010612.8148356.4.25967fb20oPfiK https://pl.aliexpress.com/item/4000170003461.html?spm=a2g17.12010612.8148356.6.25967fb20oPfiK https://pl.aliexpress.com/item/4000170042795.html?spm=a2g17.12010612.8148356.8.25967fb20oPfiK Tą ostatnią z płytek posiadam i opisywałem jej cechy we wcześniejszych postach. Użycie chińskich płytek jest trudniejsze - nie ma przykładowego pliku "constraints" (xdc) i dużo szczegółów trzeba doczytać ze schematu. Tutaj jeszcze link do ciekawej płytki z układem intela Cyclone V (planuje jej zakup za jakiś czas): https://pl.aliexpress.com/item/1000006622149.html?gps-id=pcStoreJustForYou&scm=1007.23125.137358.0&scm_id=1007.23125.137358.0&scm-url=1007.23125.137358.0&pvid=db56bce2-77fc-44a5-be5e-9000c221c0dd&spm=a2g0o.store_home.smartJustForYou_482569341.5 Pozdrawiam
  10. Hej, fajny projekt. Tak jestem z Bydgoszczy i skończyłem Tech. Elektroniczne w 1986 roku. Pozdrawiam
  11. Cześć, przepraszam za odpowiedź z opóźnieniem. Zgadzam się z Tobą w 100 procentach - też używałem ffmpeg'a i uważam, że jest to świetny program. Widzę jeszcze jeden problem z planowanym projektem. Algorytm konwersji z formatu YUV420 na RGB wymaga użycia liczb zmiennoprzecinkowych, a implementacja w układzie FPGA bloków do działań na liczbach zmiennoprzecinkowych zajmuje bardzo dużą liczbę zasobów układu FPGA (przejryj posty w tym dziale - opisywałem tam implementacje takich bloków). Po południu (po pracy) postaram się podesłać ci kilka linków do zestawów uruchomieniowych. Pozdrawiam
  12. Cześć, to teraz wiemy dużo więcej Napisz jeszcze tylko jaką rozdzielczość ma obraz z kamerki cofania skonwertowany na obraz cyfrowy i jaka jest docelowa rozdzielczość wyświetlacza RGB? Według mnie najprościej byłoby skonwertowany do postaci cyfrowej obraz YUV420 wysyłać do pamięci FIFO, następnie po wyjściu z FIFO dokonywać przeliczeń przestrzeni barw na RGB (8 bit) i zrobić w pamięci RAM trzy bufory dla poszczególnych barw RGB (frame-buffer) o odpowiedniej rozdzielczości Z tego bufora wyświetlać obraz RGB na monitorze. Dla pamięci FIFO i bloków RAM (framebuffer) masz w Vivado gotowe IP cores co bardzo ułatwia kodowanie całego projektu (IPCores: "FIFO Generator" i "Block Memory Generator"). Bloki pamięci RAM muszą być "dual-port" (jednoczesny zapis i odczyt). Problemem jest, że standardowo te IP cores używają wewnętrznej pamięci "Block RAM" z układu FPGA lub "Distributed RAM" (LUTs układu FPGA). Jeśli chciałbyś tworzyć te bufory w zewnętrznej pamięci RAM (jak np. DDR RAM w zestawie MIMAS) to najpierw musisz oprogramować kontroler tej zewnętrznej pamięci (co nie jest takie proste) wysłać jej zawartość jakąś magistralą (np. AXI) i stworzyć bufor pamięci dual-port. Niestety chcąc iść prostszą drogą (Block RAM z układu FPGA) nawet dla małych rozdzielczości obrazu (np. VGA) zapotrzebowanie na pamięć "Block RAM" jest ekstremalnie wysokie. Zobacz ten projekt podłączenia kamerki CMOS (VGA) i wyświetlenia obrazu na monitorze VGA: Tutaj dla całkiem sporego układu Artix-7 XC7A35T-1CPG236C wewnętrznej pamięci BRAM wystarczyło tylko na bufor RGB o rozdzielczości 320x240. No chyba, że rzeczywiście będziesz używał zewnętrznej pamięci RAM (w osobnym scalaku), ale wtedy możesz napotkać wiele problemów dotyczących parametrów czasowych, przekształceń szerokości pamięci, adresowania itp. Użycie zewnętrznej pamięci RAM komplikuje mocno cały projekt. Jeśli chodzi o soft-procesory to tutaj wymagania są o wiele mniejsze i wymieniony wyżej Artix-7 jest w zupełności wystarczający. Mógłbyś spróbować też z jakimś układem firmy Gowin (szczególnie, że mają łatwe do lutowania obudowy) , ale tutaj problemem jest uzyskanie licencji na software do syntezy (no i musiałbyś zaprojektować własną płytkę). Co do softu do syntezy to zarówno Xilinx jak i Intel mają w pełni darmowe wersję wystarczające do zaprojektowania, symulacji i zaprogramowania układu FPGA (Lattice chyba też ma darmowy software ale z niego nie korzystałem). Pozdrawiam Pozdrawiam
  13. Cześć, podałeś trochę za mało szczegółów żeby udzielić Ci dokładnej odpowiedzi. Proponuję zacząć od producenta układów FPGA - jedni preferują układy FPGA Xilinx'a inii wolą Intela (obie firmy mają bardzo ciekawe układy), liczą się też Lattice (akurat ta firma ma ciekawe rozwiązania dla przetwarzanie wideo i podłączania sensorów wizyjnych) no i ostatnio chińskie firmy jak np. "Gowin Semiconductors". Z wyborem sprzętowym wiąże się środowisko do syntezy: i tutaj dla Xilinx'a starsze ISE (np. dla Mimas'a o którym wspomniałeś - Spartan6) i nowsze Vivado, a dla Intela Quartus dla Gowin'a "Gowin EDA" (tutaj trzeba prosić firmę o licencję i jakoś to uzasadnić). Akurat niedawno dostałem od dystrybutora firmy Gowin - polskiej firmy "Rutronik" ciekawy zestaw uruchomieniowy Gowin'a .Ich układy FPGA są ciekawe (i dużo tańsze od konkurencji), ale nie wiem jak jest z ich dostępnością w małej ilości egzemplarzy. Napisz trochę więcej o planowanym projekcie, jakie przetwarzania chcesz robić na układzie FPGA (bo ile dobrze zrozumiałem do dekompozycji sygnału NTSC/PAL chcesz użyć osobnego układu scalonego? Jakiej wielkości frame-buffer(ile bitów na poszczególne składowe obrazu RGB i jakiego rodzaju przekształcenia obrazu planujesz itp. - wtedy będzie można z grubsza policzyć ile różnych zasobów FPGA potrzebujesz. Ja lepiej znam układy Xilinx'a niż Intela dlatego polecałbym serię Artix-7, ale np. Cyclone V Intela jest równie ciekawy. Lattice ma też ciekawe zestawy specjalnie dla przetwarzania wideo ale mam zerowe doświadczenie z układami i softwarem tej firmy. Pozdrawiam BTW: no jeszcze jedna sprawa podaj kwotę, jaką chciałbyś wydać na zestaw uruchomieniowy (są także takie w cenie samochodu).
  14. Hej - jeszcze tego nie mierzyłem - od czasu gdy liczba równolegle prowadzonych projektów w pracy nie spada poniżej trzech mam naprawdę minimalne ilości czasu na własne zainteresowania Mógłbyś podesłać link do EEVBloga dotyczący tej płytki QMTECH ? Pozdrawiam
  15. Cześć, jest jeden dość poważny problem z tym modelem płytki QMTECH którą kupiłem, mianowicie pin głównego zegara (M22) ma nie najlepszy routing z wszystkimi obszarami układu FPGA (co często powoduje błędy implementacji). Można odpowiednią dyrektywą w pliku constraints (XDC) zamienić ten błąd w "critical warning" ale może to powodować gorsze osiągi (maksymalną częstotliwość zegara dla danego projektu). Ten Artix-7 ma maksa 600 MHz i pewno byś tej częstotliwości nie osiągnał - mimo wszystko z zegarem 475 Mhz (koder HDMI) projekt działał mimo tego krytycznego ostrzeżenia. Odnośnie JTAG'a to używam klonu "Xilinx cable v2" z Aliexpress za około 90 PLN i działa dobrze, przedtem miałem inny drogi model Digilenta (240 PLN) i miałem z nim ciągle kłopoty. Kupiłem tą płytkę ze względu na cenę (potrzebowałem FPGA o dużej ilości zasobów) i mam nadzieję, że pomimo tej wady o której pisałem da się ją wykorzystać w planowanych projektach. Pozdrawiam BTW: na stronie firmy Digilent są ciekawsze projekty z użyciem tego samego małego sensora CMOS. Patrz linki: https://projects.digilentinc.com/projects/tags/fpga?page=1 https://projects.digilentinc.com/cc-ad/cmos-sensor-camera-system-9f74f8 Ten projekt z drugiego linku mam na etapie braku błędów syntezy, czy implementacji (Vivado 2018.3) - także dla płytki FPGA QMTECH opisywanej wyżej. Nie miałem czasu sprawdzić go fizycznie "na sprzęcie", czy działa, ale brak błędów implementacji to bardzo dobry znak Chciałem tu zamieści cały spakowany projekt dla Vivado, ale projekt po kompresji zip'em ma 89 MB a Forbot ma ograniczenie wielkości załączników do 50 MB i się nie udało. Jak będę miał chwilę czasu to wrzucę ten spakowany projekt na mój "Google disk" i wkleję tu link.
×
×
  • Utwórz nowe...