Skocz do zawartości

rafi8112

Użytkownicy
  • Zawartość

    17
  • Rejestracja

  • Ostatnio

  • Wygrane dni

    5

rafi8112 zajął 1. miejsce w rankingu.
Data osiągnięcia: 10 sierpnia 2021.

Treści użytkownika rafi8112 zdobyły tego dnia najwięcej polubień!

1 obserwujący

O rafi8112

  • Urodziny 31.12.1981

Informacje

  • Płeć
    Mężczyzna
  • Lokalizacja
    Brodnica
  • Programuję w
    brak umiejętności
  • Zawód
    sprzedawca
  • Moje zainteresowania:
    Szeroko pojęta elektronika. Szczególnie upodobana zaawansowana elektronika cyfrowa.

Ostatnio na profilu byli

Blok z ostatnio odwiedzającymi jest wyłączony i nie jest wyświetlany innym użytkownikom.

rafi8112's Achievements

2/10

2/10 (2/10)

33

Reputacja

  1. @Zimol Czy udało Ci się uporać z tym projektem? Są jakieś efekty? Mam nadzieje, że się nie poddałeś...
  2. Dziękuje za miłe słowa, ale w dalszym ciągu uważam, że większość umiejętności osiąga się poprzez ciągłe zdobywanie wiedzy, ciągłe uczenie się na własnych błędach, a wspólnym mianownikiem tego wszystkiego jest determinacja w dążeniu do wyznaczonego celu :) Podam koledze kilka linków na temat mojego urządzenia, myślę, że może troszkę coś to Koledze rozjaśni: https://elportal.pl/projekty/hobbyp/446-kalkulator-ttl-czesc-1-schemat-montaz-opis-ukladu https://elportal.pl/projekty/hobbyp/464-kalkulator-ttl-czesc-2-omowienie-modulow https://www.elektroda.pl/rtvforum/topic3723318.html https://www.youtube.com/watch?v=47kQ8DznMRw https://www.youtube.com/watch?v=0k6mkGPD23A https://www.youtube.com/watch?v=B-f0Ta58ruw Gdybyś chciał się dowiedzieć czegoś bardziej szczegółowo na temat jakiegoś konkretniejszego modułu, obwodu - napisz w tym temacie, a postaram się w wolnej chwili coś napisać, niestety tych wolnych chwil przez ostatnie kilka miesięcy mam mało, bo zaangażowałem się bardzo mocno w projektowanie kolejnego urządzenia na układach TTL, które będę jeszcze tworzył co najmniej przez cztery najbliższe lata :)
  3. @Zimol W układach CMOS w żadnym wypadku nie można zostawiać niepodłączonych wejść. Wiąże się to z ich wielką impedancją wejściową, a co za tym idzie działają one jak antenki i zbierają wszelakie zakłócenia. Podłączone nieużywane wejścia są spolaryzowane jakimś poziomem napięć (logiczne zero lub logiczna jedynka) w związku z czym masz gwarancję, że nie będą na nich stany nieustalone, które wywołają nieprawidłową pracę układu. Na przykładzie układu 4060 jego wejście RESET gdy z niego nie korzystasz musi być podłączone do masy (jest to wejście proste w związku z czym reset następuję przy poziomie logicznej jedynki). Co do polaryzacji niewykorzystanych wejść innych układów cyfrowych wszystko zależy od zasady działania danego układu - trzeba analizować tabele logiczne lub przebiegi i odnosić się do zasady pracy danego układu. Zawsze szukamy stanu logicznego, który będzie neutralny w stosunku do danej aplikacji układu cyfrowego. Prawie prawidłowo przerobiłeś ten obwód z licznikami. Zastosowałeś liczniki 4510 - bardzo dobrze, zyskałeś dodatkowy pin RESET. Nie zrobi Ci się minutnik gdy wyjście cztero wejściowej bramki AND podłączysz tylko do wejścia PE starszego licznika (wejście PE młodszego licznika łączysz na stałe do masy). Wtedy ze stanu 00 zrobi Ci się 59 i tak cyklicznie będzie stan schodził do 00 w zamkniętej pętli.
  4. @Zimol Witaj, znów widzę dobre skutki Twojej nauki związanej z układami cyfrowymi. Narysowałeś schematy, przeanalizowałem je lecz chciałbym Ci jeszcze zwrócić uwagę na kilka kwestii: 1) "Wybór kierunku zliczania liczników rewersyjnych" W tym przypadku proponowałbym wyłącznik lub dwa wyłączniki jednobiegunowe (to zależy czy obydwa sekcje zawsze mają zliczać identycznie czy przeciwnie), zmostkowane wejścia U/D sekcji zegara oraz / lub budzika spolaryzować na stałe rezystorem lub dwoma rezystorami podłączonymi do masy lub do +5V (zależnie jaki ma być domyślnie wybrany kierunek zliczania). Zapytasz dlaczego tak? Na pewno wiesz, że wejścia CMOS nie mogą wisieć w powietrzu - gdy używasz przełącznika takiego jak na schemacie w trakcie przełączania na ułamek sekundy te wejścia pozostaną do niczego nie podłączone - może w tym konkretnym przypadku nie ma to aż takiego znaczenia ale dzięki temu będziesz wstanie przewidzieć potencjalne problemy w swoich przyszłych konstrukcjach i nabędziesz trochę dobrej świadomości elektronika konstruktora. 2) "SPGiM-System Porównywania Godzin i Minut" Czy nie chciałbyś nieco uprościć, a w zasadzie bardziej zintegrować tego obwodu? Wystarczyłyby dwa ośmiobitowe komparatory 74HC688, których zanegowane wyjścia P=Q należałoby podłączyć przez dwu wejściową bramkę NOR (masz dwie niewykorzystane bramki w module "Ustawianie liczników"). Jej wyjście będzie adekwatne z wyjściem Twojego układy porównywania. Docelowo wykorzystasz 2 i 1/4 układów scalonych... 3) "Zegar sekundy aż do budzik godziny" Nie potrzebujesz dwóch rezystorów polaryzujących wejścia PE i CLK liczników 4029 (dwu wejściowe bramki OR, które stworzyłeś z dwóch diod wymagają tylko jednego rezystora). Aby w takiej konfiguracji te liczniki w ogóle zliczały ich wejścia CI muszą być podłączone do masy. Możesz też te dwa liczniki w każdej sekcji podłączyć bardziej elegancko - wejścia CLK zmostkować, wejście CI młodszego licznika połączyć z masą, a jego wyjście CO podłączyć do wejścia CI starszego licznika. Spójrz w kartę techniczną i przeanalizuj przebiegi. Można też zamiast tych uniwersalnych liczników 4029 zastosować liczniki BCD 4510 - zyskujesz nóżkę RESET i nie musisz wykorzystywać wejścia ustawiania... Ale czy na pewno? Nie wiem czy przewidziałeś jedną sprawę - gdy ustawiasz zegar lub budzik i liczniki zliczają w górę jest wszystko OK, bramka AND wykrywa stany niedozwolone i "resetuje" starszy licznik, a gdy liczniki zliczają w dół i mamy na wyświetlaczu minut np: 00. Co się stanie gdy licznik dostanie impuls? Niestety otrzymamy na wyświetlaczu stan: 99 (nieprawidłowy format), gdy będziemy dążyć do prawidłowego formatu i zejdziemy do stanu: 80, kolejny impuls nie zrobi nam 79 tylko od razu 09, spójrz na schemat... Nie chce Ci zdradzać prawidłowego rozwiązania tego problemu przy zliczaniu w dół - w ramach nauki zaproponuj odpowiedni obwód, który zniweluje ten problem I jeszcze jedna sprawa, która też może być męcząca: przy ustawianiu szczególnie sekund dobrze by było zatrzymać generator 1Hz aby impulsy nie wchodziły nam w paradę z impulsami z chwilowego przycisku. Analizując schematy, powstały poziom sygnału po zatrzymaniu generatora powinien być logicznym zerem (gdyby był logiczną jedynką nie mógłbyś ustawić sekund gdyż stan wysoki cały czas polaryzowałby wejście CLK najmłodszego licznika). Najprostszym sposobem zatrzymania generatora jest podanie stanu wysokiego na wejście R przerzutnika 4027 (może to być przełącznik pamiętając, iż wejście R przerzutnika należy spolaryzować rezystorem do masy). Myślę, że to by było na tyle Nie mniej mi za złe tego wymądrzania, przez lata nauczyłem się skrupulatności w analizowaniu obwodów elektronicznych, a tak naprawdę cały czas doskonale ten proces, bardzo mi to pomaga w prawidłowym projektowaniu skomplikowanych urządzeń logicznych... Czekam na postępy w pracach
  5. Witaj @Zimol dobrze kombinujesz, koncepcja jest jak najbardziej słuszna, ale ten obwód można jeszcze troszkę uprościć Pamiętaj, że w technice cyfrowej zawsze dążymy do uzyskania jak najlepszych efektów jak najmniejszym kosztem elementów logicznych. Widzę tu co najmniej dwie możliwości: 1) z wykorzystaniem Twojego ulubionego licznika 74HC393 - jako demultiplexer stosujesz układ 74HC138. Wyjścia licznika podłączone do jego wejść adresowych zgodnie z Twoim rysunkiem. Wejścia demultiplexera E1 i E2 podłączasz na stałe do masy, wejście E3 do +5V. Wiodącym stanem wyjściowym układu 74HC138 jest przesuwające się logiczne zero. W takim przypadku wyjścia od Q0 do Q4 podłączasz do pierwszych wejść pięciu dwu wejściowych bramek NOR. Drugie wejścia tych bramek mostkujesz i poprzez układ eliminujący drgania styków podłączasz do chwilowego przycisku. Tylko w tym musi nastąpić zmiana stanu z logicznej jedynki na logiczne zero. Z kolejnej bramki NOR robisz inwerter (mostkując jej dwa wejścia), który podłączasz między wyjście Q5 demultipleksera, a wejście RESET licznika 74HC393 - dzięki czemu układ będzie pracował w zamkniętej pętli, adekwatnie do Twojego rysunku. Pamiętaj również o obwodzie eliminującym drgania styków na wejściu licznika. Następnie pozbywasz się układu 4017, Twój wskaźnik wyboru składający się z diod LED podłączasz przez rezystory ograniczające prąd również do wyjść Q0-Q4 demultipleksera i dzięki temu masz upieczone dwie pieczenie na jednym ogniu bo licznik poprzez demultiplekser pamięta swoje stany wyjściowe 2) wręcz dziecinnie prosty schemat... Wykorzystujesz tylko licznik Johnsona 4017 lub "krótszy" 4022 i dwu wejściowe bramki AND Wejście zegarowe licznika Johnsona poprzez układ eliminacji drgań styków łączysz do chwilowego przycisku. Wyjścia od Q0 do Q4 tego układu łączysz do bramek AND w ten sam sposób jak na Twoim rysunku. Wskaźnik wyboru również łączysz do tych samych wyjść poprzez rezystory ograniczające prąd. Wyjście Q5 łączysz do wejścia RESET i osiągnąłeś dwa razy jeszcze prościej to co zawarłem w punkcie 1) Jeszcze taka mała uwaga konstrukcyjna na sam koniec: Jeżeli chodzi o układy eliminacji drgań styków to staraj się aby na wejścia zegarowe podawać zbocza narastające (najwięcej układów sekwencyjnych na nie reaguje) - dlaczego tak? Otóż wiąże się to z małym szczegółem, który powoduje, że przy naciśnięciu przycisku od razu zmieniamy stan sekwencji. W przeciwnym przypadku stan sekwencji zmieni się dopiero po zwolnieniu przycisku - dla mnie osobiście to troszkę denerwujące Powodzenia i miłego odkrywania kolejnych tajemnic cyfrówki
  6. I właśnie w ten sposób rozwiązuje się empirycznie problemy. Zachęcam do eksperymentowania i badania wyników swoich prac różną aparaturą pomiarową. Dzięki temu mamy coraz większą świadomość fizycznych problemów, które nie uwzględniamy na papierowych schematach. Jak to się mówi: papier wszystko przyjmie, fizyczny zmontowany układ już nie koniecznie... Często myśli się tak, wręcz jest się przekonanym, że z pozoru prosty, mało skomplikowany projekt nie ma prawa nie działać - wręcz przeciwnie będzie on wywoływał więcej problemów niż złożone urządzenie. Chyba taka już jest natura ironii... Dlatego właśnie największy geniusz tkwi w układach prostych, prawidłowo zminimalizowanych ale wzorowo działających.
  7. @Gieneq jest kilka sposobów na pozbycie się tych szkodliwych wyścigów jakie niewątpliwie zaistnieją na powyższym rysunku. Mając do dyspozycji np trzy wejściowe bramki jednego rodzaju i łącząc je w kaskadę można wejścia doprowadzających sygnały bramek poprzedzających ostatnią bramkę wyjściową łączyć przez szeregowe rezystory, które z pojemnością wejściową tych bramek tworzą obwody opóźniające. Aby było to skuteczne wartości ich należy dobrać doświadczalnie podłączając oscyloskop do wyjścia ostatniej bramki. Ważne jest też to aby bramki były z tej samej struktury układu scalonego, ewentualnie gdy potrzebujemy większej ilości bramek należy zadbać o to aby układy cyfrowe były z tej samej serii i najlepiej tego samego producenta - to pozwoli na w miarę jednakowe wartości szeregowych rezystorów. Oczywiście gdy mamy kilka bramek w szeregu to wspomniane wartości rezystorów należy dobierać wg wzoru: R x n gdzie R to wartość ustalonej doświadczalnie wartości rezystancji, a n to numer bramki pośredniczącej (n+1 to najstarsza bramka pośrednicząca tuż przed bramką wyjściową, natomiast n=1 to najmłodsza bramka pośrednicząca). Zamiast rezystorów możemy też wstawiać bufory lub bramki pracujące w roli bufora. Również przy dłuższych łańcuchach możemy wykorzystywać elementy opóźniające takie jak np: 74LS31 ale wtedy trzeba dokładnie obliczyć czasy propagacji. O wiele łatwiejszym ale mniej eleganckim rozwiązaniem jest dodanie kondensatora o pojemności około 1nF na wyjściu bramki końcowej w takim przypadku zdławi to nam wszystkie, krótkie szpilki i nieco opóźni reakcję obwodu. Gdy prędkość przetwarzania nie jest kluczowa tego typu rozwiązanie jak najbardziej zda egzamin. Piszesz o badaniu wartości wyjściowej licznika tu też wpływ ma rodzaj licznika - w liczniku asynchronicznym też powstają szpilki na wyjściach przy zmianie stanów i też ich wpływ należy uwzględnić przy projektowaniu końcowego układu. W takim przypadku gdy wyjście końcowej bramki obwodu badającego stan licznika podłączone jest bezpośrednio do jakiegoś wejścia zegarowego - korzystniej jest stosować licznik synchroniczny. Według mnie najbezpieczniejszą metodą pozbywania się różnego rodzaju szpilek i stanów nieustalonych w układach kombinacyjno-sekwencyjnych jest praca dwuetapowa. Pierwszy etap pętli to ustalenie wartości w układach kombinacyjnych, drugi to wpis tych wartości do układu sekwencyjnego. Praktycznie na tej zasadzie działa większość obwodów w moim kalkulatorze TTL. Pozdrawiam.
  8. @Zimol Przycisk i układ resetujący już sobie rozwiązałeś za jednym zamachem spójrz na swój rysunek eliminacji drgań styków Dobierz tylko odpowiednio wartości tych dwóch rezystorów, a wtedy po włączeniu zasilania kondensator na chwilę wymusi na wejściu inwertera Schmitta stan niski. Co do mostkowania wejść CLK i PE liczników 4029 nie możesz tego tak zrobić. Musisz zastosować dwie diody dla sygnałów 1HZ i SP-2 oraz analogicznie AND-S i RESET. Katody tych diod ściągasz rezystorem do masy (czyli na wejściach CLK i PE wymuszasz stan niski) - powstaje Ci prosta bramka OR. Dzięki czemu unikasz zwierania wyjść bramek poprzedzających. Co do pomysłu ustawiania zegara - można to załatwić dodając demultiplekser/dekoder 1 z n. Wtedy wszystkie wejścia liczników U/D łączysz kaskadowo pod jeden przełącznik kierunku zliczania. Wejście danych dekodera poprzez układ eliminacji drgań styków do jednego chwilowego przycisku, a jego wejścia adresowe pod obrotowy koder BIN lub BCD (w tym przypadku nie ma to znaczenia bo masz maksymalnie pięć możliwości wyboru) - dzięki czemu wybierasz w danej chwili co chcesz ustawić. To oczywiście jedno z możliwości ale wyeliminujesz trochę elementów dyskretnych z wieloma przełącznikami i przyciskami włącznie. Powodzenia w dalszym drążeniu ciekawego tematu
  9. @Zimol ciesze się, że rozwijasz swój projekt :) i nie poddajesz się na różnych problemach, które nieuchronnie będą temu towarzyszyć. Interesuje mnie jak rozwiązałeś problem generatora pojedynczego impulsu z dodatkowym przyciskiem niezależnie resetującym. Jeszcze bardziej jestem ciekawy obwodu ustawiania czasu zegara bo patrząc na ten schemat z 30.07.21 to widzę tam możliwość pójścia w maliny szczególnie jak spojrzy się na te zależne przełączniki do ustalania kierunku zliczania. Dlatego rozrysuj mi w jaki sposób wprowadzasz impulsy na wejścia zegarowe liczników rewersyjnych. Co do generatora 1Hz to na układzie NE555 będzie bardzo niestabilny ze względu na obwód RC w części oscylatora. Zapewne kolega @Gieneq ma rację z pomieszanymi wersjami układów CMOS lub układ 4027 może jest uszkodzony, podmieniałeś go? Też w swoim projekcie kalkulatora miałem problem z jednym z układów CEMI 74LS11 - dopiero na na oscyloskopie okazało się, że amplituda sygnału wyjściowego jest nieprawidłowa - wymiana na układ innego producenta rozwiązała problem. Co do szerokości ścieżek w tym projekcie są one jak najbardziej prawidłowe, jednym z atutów takiej szerokości ścieżki jest mniejsza indukcyjność połączeń co w tym przypadku i tak nie ma większego znaczenia z uwagi na to, że połączenia są stosunkowo krótkie. Jeżeli chodzi o przesłuchy to uważam, że w tym projekcie przy zastosowaniu układów CMOS nie mają one realnego wpływu na działania projektu z uwagi na to, iż tego typu układy są stosunkowo wolne i ich zbocza są bardzo łagodne w stosunku do szybkich układów cyfrowych. Powodzenia i czekam na dalsze rezultaty :)
  10. Myślałem wiele razy nad układami FPGA jednak powstrzymuje mnie klimat konstruowanych przeze mnie urządzeń. W pewnym, a może w większym stopniu chce się poczuć jak konstruktorzy z dawnych lat. Przecież w tamtych czasach to ciężko było nawet o oprogramowanie wspomagające projekt PCB, a radzono sobie ze wszystkimi przeciwnościami i utrudnieniami. Czytałem wiele razy artykuły o komputerach ODRA. Szczególnie utkwił mi w pamięci pewien fakt dotyczący komputera ODRA1305, który okazał się szybszy od oryginalnego angielskiego komputera firmy ICL. Nasi konstruktorzy mieli do dyspozycji jedynie oryginalne oprogramowanie na podstawie którego dzięki zastosowaniu zaawansowanej inżynierii wstecznej byli wstanie odwzorować fizyczne moduły komputera i nawet zwiększyć nieświadomie jego efektywność w stosunku do pierwowzoru. Moje projekty nie są komercyjne i to co robię traktuję jako dobrą zabawę, a skutek "uboczny" jest taki, że zdobywam szeroką bezcenną wiedzę, która przeplata się z coraz większym doświadczeniem. Czy można chcieć jeszcze więcej ? ...
  11. Witaj @FlyingDutch. Jasne, że uchylę w końcu to żadna wielka tajemnica: od stycznia tego roku i zapewne przez co najmniej pięć kolejnych lat opracowuję komputer typu Mainframe na układach TTL. Zamierzenia są następujące: 32 bitowa jednostka CPU CISC (32 bitowa magistrala adresowa i danych) między 150, a 200 instrukcji. Do dyspozycji będzie osiem 32 bitowych uniwersalnych rejestrów, 32 bitowa jednostka ALU właśnie oparta na układach 74F181 + 74F182 i wiele, wiele innych ciekawych rozwiązań. Jednostka FPU również 32 bitowa - FLOAT w pełni zgodna ze standardem IEEE754. Zastosowany będzie tam sprzętowy algorytm CORDIC dzięki czemu sprzętowo będzie można rozwiązywać między innymi funkcje trygonometryczne. 32 bitowa sprzętowa mnożarka oparta na drzewie DADDA (16bit X 16 bit). 32 lub 64 MB pamięci SRAM Karta graficzna o rozdzielczości 640*480*60Hz - 24 bitowy kolor (po 256 odcieni na każdy kanał RGB), potrójny bufor obrazu. Dzięki spółpracy FPU i mnożarki powinienem uzyskać jakąś podstawową pseudo grafikę 3D. Karty I/O obsługujące między innymi dysk HDD FAT32, zapewne jakaś karta muzyczna, itd... ale to już przyszłość powyżej tych pięciu lat :) Sprzętowy Debugger współpracujący z fizyczną konsolą komputera (coś na kształt komputerów ODRA). Tylko w moim przypadku będzie więcej wyświetlaczy diagnostycznych i diod LED oraz możliwość przetestowania każdego z modułów i wykonanie każdej zaimplementowanej instrukcji osobno z różnymi wartościami początkowymi (to taka dodatkowa wizualizacja działania komputera). Jak chodzi o instrukcje CPU to studiuje karty techniczne i asemblery różnych rodzin: X86, ARM , Motorola ... i staram się wykorzystać z nich jak najlepsze cechy :) Wszystkie karty wpięte do płyty głównej będą pracować asynchronicznie, częstotliwość ich pracy to maksymalnie 66Mhz. Równolegle opracuję też jakiś niskopoziomowy język programowania coś na kształt Asemblera. Później to już tylko nauka, nauka i jeszcze raz nauka efektywnego programowania tak aby jak najlepiej wykorzystać dostępne zasoby sprzętowe. Będę miał niezwykłą frajdę kiedy uda mi się to wszystko uruchomić bo zdobywana latami wiedza żeby ogarnąć coś takiego jest dla mnie bezcenna ale ja lubię sobie podnosić poprzeczkę już tak mam...
  12. Witam @FlyingDutch, jak najbardziej znam ten układ lecz nie użyłem go z powodu tego, iż 95% jego możliwości bym nie wykorzystał przy swoim projekcie. Natomiast użyje je do budowy kolejnego projektu nad którym pracuje już od stycznia tego roku - tam bez nich się nie obędzie Mój kalkulator posiada 4 bitowy arytmometr BCD i 5 bitowy arytmometr BIN. Moduł ma za zadanie wykonywać dwa podstawowe operacje arytmetyczne: dodawanie (ADD) oraz odejmowanie (SUB). Arytmometr BCD operuje na wartościach dziesiętnych cyfr z rejestrów: A, B, W. Natomiast arytmometr BIN operuje na wartościach dwójkowych z liczników punktów dziesiętnych: ADP, BDP, WDP. Obwody te przede wszystkim skonstruowałem z układów 74LS283, które wspomagają inne układy logiczne służące do ich odpowiedniej konfiguracji i dostarczające im wartości operandów. W arytmometrze BCD przy sumowaniu zastosowana jest tzw. korekta dziesiętna ( gdy suma liczb jest większa niż 9 należy dodać cyfrę 6). Natomiast odejmowanie oparte jest o algorytm: odejmowania liczb z uzupełnieniem do 1 odjemnika, wg następujących zasad: - bity wejściowe odjemnika B należy zanegować wraz z przeniesieniem cyklicznym - bity wejściowe odjemnej A zostają nienaruszone - powstałe dwa operandy należy zsumować - gdy wynik jest mniejszy niż maksymalna szerokość słowa wyjściowego (np. 4 bitowe argumenty wejściowe wraz z przeniesieniem nie przekroczą zakresu 4 bitowego wyniku) należy dodać do wyniku liczbę 10. W przeciwnym przypadku gdy wynik 4 bitowych dwóch argumentów wejściowych jest 5 bitowy (wyjście przeniesienia jest na wysokim poziomie logicznym) do wyniku nie należy nic dodawać. W arytmometrze BIN przy sumowaniu nie jest potrzebna żadna korekta. Natomiast odejmowanie wartości BIN wspomagające odpowiednie algorytmy obliczeniowe musi być realizowane w zakresie od 0 do 23 w zamkniętej pętli (wartości te odzwierciedlają położenia punktów dziesiętnych w rejestrach). W tym przypadku również zastosowałem algorytm: odejmowania liczb z uzupełnieniem do 1 odjemnika z małą modyfikacją. Zasady tu są następujące: - bity wejściowe odjemnika B należy zanegować wraz z bitem przeniesienia - bity wejściowe odjemnej A zostają nienaruszone - powstałe dwa operandy należy zsumować - gdy wynik jest mniejszy niż maksymalna szerokość słowa wyjściowego (np. 5 bitowe argumenty wejściowe wraz z przeniesieniem nie przekroczą zakresu 6 bitowego wyniku) należy dodać do wyniku liczbę 24. W przeciwnym przypadku gdy wynik 8 bitowych dwóch argumentów wejściowych jest 9 bitowy (wyjście przeniesienia jest na wysokim poziomie logicznym) do wyniku nie należy nic dodawać. To tak by było w wielkim skrócie...
  13. Witaj Municki. Dobre pytanie zadałeś... Muszę Ci się przyznać, że nieraz myślałem żeby te urządzenie wykonać tylko na scalakach CEMI. Jednak po głębszym zastanowieniu się i sprawdzeniu dostępności asortymentu naszego dawnego producenta okazało się, że wiele układów nie jest już dostępnych, a część z nich nie było nigdy produkowanych. Co prawda w moim projekcie jakieś 20% to układy CEMI ale muszę powiedzieć, że dwa rzekomo nowe układy okazały się wadliwe i nie działały prawidłowo przy uruchamianiu któregoś z modułów - jeśli dobrze pamiętam chodziło o sterownik znaków liczb. Uszkodzone układy wymieniłem na układy TI i wszystko pracuje jak należy. Podsumowując jakby się uprzeć można wykonać ten kalkulator tylko na układach CEMI lecz wpłynęłoby to na ogólną liczbę wszystkich zastosowanych układów i wiązałoby się to jeszcze z większą płytką PCB. Jak wiadomo zawsze dąży się do minimalizacji. W tym projekcie trzymałem się pewnej epoki - nie mogłem za bardzo wybiec w przyszłość i zastosować układy o większej skali integracji ale też nie chciałem brnąć w drugą stronę i nie robiłem dla przykładu przerzutników na bramkach tam gdzie nie musiałem. Owszem dla jak największego wykorzystania dostępnych zasobów niektóre przerzutniki RS zbudowane są z bramek ale to ma zupełnie inne podłoże, podłoże wynikające z czynników decydujących o jak najbardziej efektywnym wykorzystaniu wszystkich funktorów logicznych. Lecz to już zupełnie inna bajka...
  14. Pierwsza wersja projektu miała się opierać na sześciu dwustronnych płytkach PCB o łącznej powierzchni 1,5m2. Część tych płytek nawet zaprojektowałem ręcznie w całości. Niestety przy dwóch warstwach uzyskałem bardzo małą gęstość elementów i bardzo dużą ilość przelotek szczególnie przy obwodach gdzie ilość połączeń była ogromna. Zdałem sobie też sprawę z problemami z integralnością sygnałów ze względu na zbyt długie połączenia, a na elementy kondycjonujące nie było już po prostu miejsca. Porzuciłem więc tę wersję ale wiedza, którą nabyłem okazała się bezcenna. Zdecydowałem się więc na jedną płytkę 8 warstwową o wymiarach 72cm*50cm. Przez kolejne prawie 9 miesięcy udało mi się ją w pełni zaprojektować również ręcznie (autoroutery jak dla mnie są zbyt mało "inteligentne", a konfiguracja reguł dla kilkunastu tysięcy ścieżek jak dla mnie mija się z celem). Dzięki temu, że ręcznie prowadziłem każdą ścieżkę byłem w pełni świadomy tego co robię, a co za tym idzie poczułem przy okazji na swojej skórze trud jaki kiedyś odczuwali konstruktorzy nie mający nawet komputerów do wspomagania projektowania PCB, a przecież powstawały komputery Mainframe nie mające w swoim wnętrzu kilkaset układów scalonych, a kilka tysięcy! Ja również dziękuje za miłe słowa. Proszę nie zrażać się niepowodzeniami bo są one wpisane w każdego z nas. Prawdziwą sztuką jest się na nich uczyć i wyciągać prawidłowe wnioski, a wtedy da się dojść do rzeczy wielkich. Powodzenia i też dużo zdrowia bo przy coraz większych projektach na pewno się przyda
  15. Wow, moje klimaty. Uwielbiam w ten sposób konstruowane urządzenia - dzięki temu można zaprezentować jak taki niby niepozorny zegar wygląda bardziej od wewnątrz. Ciesze się, że są jeszcze użytkownicy którzy próbują okiełznać technikę cyfrową od podstaw. To nic, że wiele błędów jest w tym projekcie - każdy się na nich uczy i każdy je też popełnia. Jedyną sprawiedliwością pod tym względem jest to, że nie ma i nie będzie człowieka, który wszystko będzie wiedział na temat szeroko pojętej elektroniki. Co do sprawy drgających styków koniecznym jest stosowanie przynajmniej prostego obwodu RC, a jeszcze lepszą praktyką jest połączenie wspomnianego obwodu RC z bramką z przerzutnikiem Schmitta (daje to prawidłowe, strome zbocza impulsów.) Też dobrą praktyką, a w niektórych przypadkach wręcz niepomijalną jest odsprzęganie zasilania cyfrowych układów scalonych kondensatorem najlepiej bezindukcyjnym o wartości np 100nF. Wiele niespodzianek zostanie wyeliminowanych. Życzę determinacji i progresywnej nauki i czekam na prezentację kolejnych projektów z kategorii podstawowej techniki cyfrowej
×
×
  • Utwórz nowe...

Ważne informacje

Ta strona używa ciasteczek (cookies), dzięki którym może działać lepiej. Więcej na ten temat znajdziesz w Polityce Prywatności.