Cześć witam wszystkich, mam pytanie - jak widziałem Elvis kombinował z IP Core PLL do generacji wyższej częstotliwości zegara na płytce Elbert. Mam w związku z tym dwa pytania: 1) Jaki jest najwyższy zegar z którym typowe konstrukcje w VHDL działają poprawnie na płytce Elbert. Zdaję sobie sprawę, że pytanie jest trochę bez sensu bo to zależy od konkretnego projektu. Z drugiej strony nie ma jakichś konkretnych ograniczań na zegar używany z naszą wersją Spartana 3A (z różnych materiałów w sie