Skocz do zawartości

Róznice w dostępie do portów pomiędzy M0 a M0+

vp32

Przez vp32,
w Mikrokontrolery

 Udostępnij

Pomocna odpowiedź

vp32 Starszy odkrywca

vp32

Napisano
Napisano

Tak sobie czytam o różnicach pomiędzy dwoma rdzeniami, starszym M0 a nowszym M0+.

Podają że jednym z ulepszeń jest zmniejszenie czasu obsługi GPIO i dwóch do jednego cyklu zegarowego.

Ale to jest tylko takie ogólnikowe stwierdzenie. Czy spotkał się ktoś z Was z szerszym opisem tego.

Chciałbym zobaczyć jak to wygląda wewnętrznie z przebiegami.  W AVRach w każdej nocie katalogowej było pokazane na przebiegach zegarowych jak to działa. Nie mogę znaleźć czegoś podobnego w STM32. Widział ktoś taki opis?

Link do komentarza
Share on other sites

Dołącz do dyskusji, napisz odpowiedź!

Jeśli masz już konto to zaloguj się teraz, aby opublikować wiadomość jako Ty. Możesz też napisać teraz i zarejestrować się później.
Uwaga: wgrywanie zdjęć i załączników dostępne jest po zalogowaniu!

Anonim
Dołącz do dyskusji! Kliknij i zacznij pisać...

×   Wklejony jako tekst z formatowaniem.   Przywróć formatowanie

  Dozwolonych jest tylko 75 emoji.

×   Twój link będzie automatycznie osadzony.   Wyświetlać jako link

×   Twoja poprzednia zawartość została przywrócona.   Wyczyść edytor

×   Nie możesz wkleić zdjęć bezpośrednio. Prześlij lub wstaw obrazy z adresu URL.

×
 Udostępnij
Przejdź do listy tematów
×
×
  • Utwórz nowe...

Ważne informacje

Ta strona używa ciasteczek (cookies), dzięki którym może działać lepiej. Więcej na ten temat znajdziesz w Polityce Prywatności.

  Rozumiem