VGA DIY

[kroszkanorber]

 

Wyświetlacz obrazu VGA 640 x 480

+ kod VHDL

Układ jest taktowany generatorem 100 MHz .

Układ łączy się z monitorem za pomocą przewodu VGA .

Układ zasilany jest przez port mikro USB np. ładowarka do telefonu.

 

Uwaga! Układ sterowany jest napięciem 3,3V! Przekroczenie tej wartości uszkodzi wyświetlacz.

 

Do wyjścia RGB podłączony jest przetwornik cyfrowo – analogowy. Można użyć rezystorów o odpowiednich wartościach jak na schemacie.

 

System oparty jest na układzie programowalnym Xlilnx XC2C64-7VQ100. Można użyć układ o większych zasobach.

Kompatybilne układy które można zastosować bez zmian na płytce drukowanej : XC2C128-7VQ100, XC2C256-7VQ100

Ilość portów I/O w układzie programowalnym >= 62 .

Obsługiwana pamięć statyczna RAM 512kB/do10ns 3,3V np. ISSI IS61LV5128AL-10TLI.

 

Na wejściach portów są podłączone rezystory szeregowo małej wartości w celu wyeliminowania odbić sygnałów. Gwarantują one poprawny zapis danych.

Zapis danych do pamięci RAM wykonywany jest gdy pamięć nie jest odczytywana.

Częstotliwość zegara jest dzielona przez licznik 2 bitowy (Cnt25) czyli 100MHz/4 = 25 MHz.

Użyta pamięć jest jedno portowa i zapis do niej występuje w 3 i 4 takcie zegara podczas gdy odczyt do wyjścia portu RGB występuje w 1 i 2 takcie.

Czas zapisu i odczytu ustalany jest na podstawie wartości licznika (Cnt25).

Sprawia to, że pamięć zachowuje się jak dwu portowa .

Dzięki temu obraz może być zapisywany w trakcie wyświetlania bez artefaktów na wyświetlaczu monitora.

 

Maksymalna częstotliwość zapisu danych do pamięci RAM = 25 MHz .

Maksymalna częstotliwość zapisu danych do rejestru (Din) = 150 MHz .

 

W trybie braku zapisu danych do rejestru (Din) na linię (WI) powinno być podane logiczne 1 !!!

W trybie braku zapisu danych do pamięci RAM na linię (WR) powinno być podane logiczne 1 !!!

 

-Dane barwy obrazu podawane są przez port DI(7,6,5,4,3,2,1,0) = 256 kolorów w rozdzielczości 8 bit.

Podajemy je przed sygnałem (WI) i zatrzaskiwane są przy opadającym zboczu sygnału (WI) [„1 => 0”] w rejestrze (Din).

 

Dane barwy obrazu do zapisu pamięci RAM pobierane są z wewnętrznego rejestru (Din).

 

-Adres zapisu wyświetlanego punktu na monitorze podawany jest przez port DI(9,8,7,6,5,4,3,2,1,0) =0 – 640.

-Adres zapisu wyświetlanej linii na monitorze podawany jest przez port DI(18,17,16,15,14,13,12,11,10) = 0 – 480.

 

Podczas zapisu pamięci RAM podany adres do portu (DI) nie może być zmieniony aż do końca procedury !

Jest to spowodowane brakiem rejestru adresu w układzie.

 

0 Zapis danych do pamięci RAM:

1 Podać adres punktu który ma być wyświetlany na monitorze .

2 Do portu (WR) podać logiczne 0 .

3 Czekać na logiczne 1 na wyjściu (EN).

4 Do portu (WR) podać logiczne 1 .

5 Czekać na logiczne 0 na wyjściu (EN) .

6 Koniec procedury zapisu .

 

Układ wyświetlacza obrazu został złożony i przetestowany.

Oprogramowanie można modyfikować dla własnych potrzeb. Zmiany wartości sygnałów synchronizacji dla monitora skutkują brakiem obrazu.

Płytka drukowana została narysowana w programie EasyEDA

 

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VGA  is
    Port ( RGB : out  STD_LOGIC_VECTOR (7 downto 0);
           HS : out  STD_LOGIC;
           VS : out  STD_LOGIC;
           Clk : in  STD_LOGIC;
			  A: out STD_LOGIC_vector (18 downto 0);
			  D: inout STD_LOGIC_vector (7 downto 0);
           WE : out  STD_LOGIC;
           OE : out  STD_LOGIC;
           EN : inout  STD_LOGIC;
			  WR : in  STD_LOGIC;
			  WI : in  STD_LOGIC;
			  DI: in STD_LOGIC_vector (18 downto 0)
			  );
end VGA;

architecture Behavioral of VGA  is

signal Cnt25 : std_logic_vector (1 downto 0);
signal CntH : std_logic_vector (9 downto 0);
signal CntV : std_logic_vector (9 downto 0);
signal ClkH : std_logic;
signal ClkV : std_logic;
signal BL : std_logic;
signal Din : std_logic_vector (7 downto 0);
----------------------------------------------------

begin

--dzielnik częstotliwości Clk = 100MHz
process (Clk)
begin
	if Clk'event and Clk = '0' then
		Cnt25 <= Cnt25 + 1;
	end if;
end process;

ClkH <= Cnt25(Cnt25'left);		--ClkH = 100MHz/4 = 25MHz

--licznik punktów w poziomie
process (ClkH, CntH)
begin
	if ClkH'event and ClkH = '0' then
		if CntH = 799 then
			CntH <= (others => '0');
		else
			CntH <= CntH + 1;
		end if;
	end if;
end process;

ClkV <= CntH(CntH'left);		--ClkV = 25MHz/800 = 31,25kHz

--licznik punktów w pionie
process (ClkV, CntV)
begin
	if ClkV'event and ClkV = '0' then
		if CntV = 524 then
			CntV <= (others => '0');
		else
			CntV <= CntV + 1;
		end if;
	end if;
end process;


HS <= '0' when ((CntH > 655) and (CntH < 752)) else '1';	--dekoder sygnału synchronizacji poziomej
BL <= '0' when ((CntH > 639) or (CntV > 479)) else '1';	--dekoder sygnału synchronizacji pionowej
VS <= '0' when ((CntV > 489) and (CntV < 492)) else '1';	--dekoder wygaszania obrazu poza obszarem wyświetlanym
----------------------------------------------------

--zapis danych koloru pojedynczego punktu na ekranie za pomocą linji WI
process(WI, DI)
begin
	if WI'event and WI = '0' then
		Din <= DI(7 downto 0);
	end if;
end process;
----------------------------------------------------

--sterowanie zewnętrznym sygnałem zezwolenia na zapis
process(Cnt25, WR, Clk)
begin
	if Clk'event and Clk = '0' then
		if Cnt25 = "01" then
			if WR = '0' then
				EN <= '1';
			else	
				EN <= '0';
			end if;
		end if;
	end if;
end process;
----------------------------------------------------
		
--wyświetlenie obrazu zapisanego w pamięci RAM
process(Clk, Cnt25, BL, D)
begin	
	if Clk'event and Clk = '1' then			--zapis sygnału do protu RGB przy wzrastającym zboczu zegarowym
		if Cnt25 = "01" then			--opóżnienie odczytu z pamięci RAM po podaniu sygnału na wejścia adresowe
			if BL = '0' then		--sygnał blanc = brak obrazu (obraz poza obszarem wyświetlanym)
				RGB <= (others => '0');
			else
				RGB <= D;	--wyświetlenie koloru zapisanego w pamięci RAM
			end if;
		end if;
	end if;
end process;
----------------------------------------------------

--zapis danych do pamięci RAM
A <= DI when ((Cnt25(1) = '1') and (EN = '1')) else (CntV(8 downto 0) & CntH);
D <= Din when ((Cnt25(1) = '1') and (EN = '1')) else (others => 'Z');
WE <= '0' when ((Cnt25(1) = '1') and (EN  = '1')) else '1';
OE <= '0';
----------------------------------------------------

				
end Behavioral;

 

 

 

 

 

 

 

 

 

[FlyingDutch]

Plus za prosty układ i prosty oraz czytelny kod 😀

Pozdrawiam

[kroszkanorber]

WItam.

Dziękuję za słowa uznania.

Karta którą opisałem w projekcie jest tylko wyświetlaczem graficznym o wyjściu VGA.

Błąd opisu kodu dotyczy sygnałów BL= (wygaszanie) i VS= (synchronizacja pionowa)

Wprowadziłem małe zmiany w kodzie.

Sygnał zapisu do pamięci RAM i przypisanie linii adresowych działa poza obszarem wyświetlanym ( zezwolenie sygnałem BL ). Działa stabilniej przy wyższych częstotliwościach zapisywania danych. Sygnał WE przekierowałem przez sygnał zezwolenia na pin WR i zostawiłem procedurę zapisu dla kontrolera.

Cały wyświetlacz zapisuje się w ten sposób z szybkością niezauważalną dla ludzkiego wzroku. ( Dla mnie wystarczy )

W przyszłości chcę użyć sdram i fpga. Bedzie można zrobić małą grafikę animowaną.

Potrzebuję pomocy przy wysterowaniu możliwie prostym kodem SDRAM. Nie do końca rozumiem procedury zapisu i odczytu

pozdrawiam

[FlyingDutch]

Dnia 22.02.2023 o 21:35, kroszkanorber napisał:

W przyszłości chcę użyć sdram i fpga. Bedzie można zrobić małą grafikę animowaną.

Potrzebuję pomocy przy wysterowaniu możliwie prostym kodem SDRAM. Nie do końca rozumiem procedury zapisu i odczytu

pozdrawiam

Cześć,

zobacz ten post - po winien być przydatny:

Pozdrawiam

[Polecacz 101]

Produkcja i montaż PCB - wybierz sprawdzone PCBWay!
   • Darmowe płytki dla studentów i projektów non-profit
   • Tylko 5$ za 10 prototypów PCB w 24 godziny
   • Usługa projektowania PCB na zlecenie
   • Montaż PCB od 30$ + bezpłatna dostawa i szablony
   • Darmowe narzędzie do podglądu plików Gerber
Zobacz również » Film z fabryki PCBWay

[kroszkanorber]

Część. Dziękuję za linki. Czytałem o tym na fpga for fun. Dla mnie najbardziej zrozumiałe. Dzięki informacjom zawartym na stronie  fpga for fun zaczynam rozumieć noty katalogowe układów.

SDRAM nie są takie szybkie ze względu na sekwencję zapisu i odczytu z adresów nie występujących po sobie. Odświeżanie też jest małym wyzwaniem. Poza tym będę musiał napisać dodatkowy kod do jego obsługi. 

SRAM są wygodniejsze w obsłudze, za to cena do pojemności...

Kody staram się pisać sam bo wiem co robię, a kody napisane przez innych są dla mnie inspiracją i nauką.

Dziękuję za pomoc i brnę w to dalej. Inni sobie poradzili...