Generator z bramki not, problem stanu zabronionego

[crazyman]

W kursie techniki cyfrowej rozdzial: Technika cyfrowa – #3 – układy CMOS z bramkami jest informacja, ze stan zabroniony moze zniszczyc uklad i nie moze wystepowac tzn. zabronione jest napiecie pomiedzy 30-70% Vdd. Tworzac generator prostokatny z bramkami NOT ladujac i rozladowujac kondensator uklad przez czesc czasu ladowania/rozladowywania jest w stanie zabronionym. Jaki maksymalny czas jest bezpieczny dla ukladu? (im wiekszy kondensator tym czas bedzie dluzszy)