[FPGA] Elbert v2 VHDL problem z if-em

[StaryAnoda]

Hej

Nie działa mi konstrukcja if w VHDL-u

Podpowie mi ktoś ?

ERROR:HDLParsers:164 - "E:/VHDL/a_first_LED/mryganie_led.vhd" Line 18. parse error, unexpected IF

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity podstawowe_bramki is
Port(
     LED : out STD_LOGIC_VECTOR(1 downto 0);
	SWITCH : in STD_LOGIC_VECTOR(0 downto 0)	
	);  
end podstawowe_bramki;

architecture Behavioral of podstawowe_bramki is

begin

if SWITCH(0) = '1' then
LED(0) <= '1';
else
LED(0) <= '0';
end if; 
LED(1) <= '1';

--LED(0) <= '1';
--LED(1) <= not SWITCH(0);

end Behavioral;

[Elvis]

if można stosować tylko w procesie.

[StaryAnoda]

Ok dzięki tak podejrzewałem