rafal2808 Napisano Maj 28, 2019 Udostępnij Napisano Maj 28, 2019 Cześć, Jak może pamiętacie jakiś czas temu udostępniłem na forum projekt mojego własnego procesora na FPGA (Spartan 3E). Dzisiaj starałem się tak przerobić projekt, aby jego implementacja możliwa była na układzie Spartan 6. Jednak podczas syntezy otrzymuję takie oto ostrzeżenie. Poczytałem sobie nieco o tym i mniej więcej orientuję się już o co dokładnie chodzi. Chciałbym jednak zapytać bardziej doświadczonych kolegów czy może znacie lub posiadacie materiały odnośnie różnic w architekturze Spartan 3E a Spartan 6. Oraz czy są jeszcze jakieś można powiedzieć elementy które na Spartanie 3E syntezują się bez problemu a na Spartanie 6 odmawiają współpracy. 1 Cytuj Link do komentarza Share on other sites More sharing options...
FlyingDutch Czerwiec 9, 2019 Udostępnij Czerwiec 9, 2019 Cześć Rafał, zmian jest bardzo dużo poczynając od budowy podstawowych komórek logicznych czyt bloków DSP po prędkości pracy poszczególnych modułów FPGA. Nie mogłem znaleźć jakiegoś bezpośredniego porównania Spartan3 z Spartan6 opisującego wszystkie zmiany, więc najlepiej po prostu korzystać z kart katalogowych dla obu rodzin układów FPGA. Niemniej istnieje dokument firmy Xilinx dotyczący problemów związanych z przejściem od starszych modeli FPGA na Spartan6. Jego tytuł to: Targeting and Retargeting Guide for Spartan-6 FPGAs Tutaj link do tego dokumentu: https://www.xilinx.com/support/documentation/white_papers/wp309.pdf Pozdrawiam 2 Cytuj Link do komentarza Share on other sites More sharing options...
rafal2808 Czerwiec 9, 2019 Autor tematu Udostępnij Czerwiec 9, 2019 Dzięki @FlyingDutch, sam też ostatnio szukałem trochę informacji na temat przejścia z Spartana3 na Spartana6. Podrzucam tutaj kilka linków związanych z tym tematem dla osób które, tak jak ja napotkały pewne problemy z przejściem na układ Spartan6. https://www.xilinx.com/support/answers/33210.html https://www.xilinx.com/support/documentation/sw_manuals/xilinx14_5/spartan6_hdl.pdf https://forums.xilinx.com/t5/Welcome-Join/Asynchronous-Set-or-Reset-for-Registers-of-Spartan-6-FPGA/td-p/478370 https://forums.xilinx.com/t5/Spartan-Family-FPGAs-Archived/migration-spartan-6-from-spartan-3/td-p/543651 2 Cytuj Link do komentarza Share on other sites More sharing options...
Pomocna odpowiedź
Dołącz do dyskusji, napisz odpowiedź!
Jeśli masz już konto to zaloguj się teraz, aby opublikować wiadomość jako Ty. Możesz też napisać teraz i zarejestrować się później.
Uwaga: wgrywanie zdjęć i załączników dostępne jest po zalogowaniu!