Floating Point Unit - przykładowy projekt

[FlyingDutch]

Cześć,

zapewne większość czytelników, która już trochę się orientuje w architekturze układów FPGA wie, że te układy nie zawierają bloków dla obliczeń zmienno-przecinkowych. Wbudowane w strukturę FPGA układy mnożące lub bloki DSP służą do wydajnych działań z użyciem arytmetyki na liczbach stało-przecinkowych. Oczywiście można zaimplementować w układzie FPGA bloki służące do obliczeń na liczbach zmienno-przeciknkowych, lecz wiąże się to z dość sporym użyciem zasobów układu. Jakiś czas temu opisywałem na tym forum swoje zmagania z blokiem arytmetycznym wykonującym 4 podstawowe działania arytmetyczne na liczbach Double (64-bitowych) - patrz ten link:

Blok działał poprawnie,, lecz zużywał bardzo dużo zasobów układu FPGA i był wolniejszy niż moduł FPU w procesorach STM32 F4xx. Stąd stwierdziłem iż liczb zmienno-przecinkowych nie warto używać w układach FPGA (lepiej działania na zmiennych typu float czy double zastąpić obliczeniami dla liczb stało-przecinkowych). Nie zawsze jednak jest to wygodne, dlatego postanowiłem sprawdzić blok FPU dla liczb float 32-bitowych. Skorzystałem z kodu zamieszczonego w portalu: opencores.org. Oto link do projektu:

https://opencores.org/projects/fpuvhdl

Utworzyłem projekt (ISE 14.7 Webpack) dla układy FPGA Spartan6 (XC6SLX9 in CSG324 package) dla płytki Mimas V2 (firmy Numato Labs). Oto link do tej płytki (jest także dostępna w Botlandzie)

https://numato.com/product/mimas-v2-spartan-6-fpga-development-board-with-ddr-sdram

Powyższy moduł FPU wykonuje dwa działania arytmetyczne (dodawanie i mnożenie) na liczbach 32-bitowych float (odpowiednik 32-bitowego float z języka C). Po implementacji blok zajmuje sensowną ilość miejsca w układzie FPGA:

1. Adder - około 481 LUT (Spartan6)
2. Multiplier - około 137 LUT (Spartan6).

Poniżej zamieszczam działający projekt dla ISE 14.7 Xilinx'a  (Spasrtan6). W opcjach projektu łatwo można zmienić docelowy układ na Spartana3A z płytki Elbert V2.

Bloku FPU z tego projektu zamierzam użyć do obliczeń w manipulatorze mechanicznym z enkoderami kwadraturowymi - patrz ten post z Forbot'a:

FPU_Multiply_ADD_01.zip

Pozdrawiam

Dołączam też projekt w ISE 14.7 dla mnożenia macierzy 4-wymiarowych (Verilog), może komuś się przyda.

Matrix4DimMultiplyVerilog.zip

Edytowano Lipiec 18, 2019 przez FlyingDutch