Bardzo prosta implementacja gry "Breakout" na zestawie FPGA Elbert V.2

[FlyingDutch]

Cześć,

ponieważ dorastałem w latach 80-siątych XX wieku (szkołę średnią rozpocząłem w 1981 roku) dużo czasu spędzałem grając w proste gry na "automatach" (w Bydgoszczy były wtedy trzy duże salony gier i sporo osobno stojących automatów). Jedną z moich ulubionych gier była wtedy gra "Breakout" (znana też jako Arkanoid) więc postanowiłem poszukać, czy jakiejś wersji tej gry nie da się uruchomić zestawie FPGA. Znalazłem dwie implementacje tej gry: jedna rozbudowana z wieloma poziomami i fajną grafiką - jednak jej implementacja była oparta o soft-procesor i zajmująca duzo zasobów układu FPGA, druga natomiast bardzo prosta zaimplementowana w "zwykłych blokach logicznych" układu FPGA i zajmująca mało zasobów. Tą drugą bardzo prostą implementację (jeden poziom gry) postanowiłem uruchomić na zestawie FPGA ElbertV.2. Bazowałem na tym projekcie ze strony instructables.com:

https://www.instructables.com/id/Breakout-Game/

Aby przystosować grę do zestawu Elbert należało wprowadzić kilka modyfikacji:

1) Dodać nowy zegar, który na podstawie zegara 12MHz z Elberta generował zegar 50 MHz (takim zegarem był taktowany oryginalny projekt)

2) Poprawić błąd w module głównym "breakout.v" związany z buforem dla zegara 25MHz (do taktowania wyświetlacza VGA)

3) Zanegować sygnały resetu gry (de) oraz do ruchu paletki rota i rotb

4) Zmienić proces obsługi paletki (tak, aby można było używać dwóch przycisków z zestawu Elbert)

5) Dostosować plik "user constraints" do zestawu Elbert V.2

Ale po koleji:

Został dodany IPCore (moduł zegarowy) PLL_1 - instancja Clock12Mhz, a kod modułu głównego projektu (breakout.v) został zmieniony w następujący sposób:

Kod oryginalny:

module breakout(

    input clk50,
    input rota,
    input rotb,
     input de,
    output  red,
    output  green,
    output blue,
    output hsync,
    output vsync
    );
reg clk25_int;
always @(posedge clk50) begin
               clk25_int <= ~clk25_xx;
end
wire clk25;
BUFG bufg_inst(clk25, clk25_xx);
wire [9:0] xpos;
wire [9:0] ypos;
signal_generator signal_generator_inst(clk25, hsync, vsync, xpos, ypos);
game game_inst(clk25, xpos, ypos, rota, rotb,de, red, green, blue);                                                                  

endmodule

Zmodyfikowany:

module breakout(

    input clk12, //clk50 was
    input rota,
    input rotb,
    input de,
    output  red,
    output  green,
    output blue,
    output hsync,
    output vsync
    );
	 
wire clk50;	 
wire clkInBuf, clkOut;
reg clk25;

// Instantiate the module PLL-Clock
PLL_1 Clock12MHz (
    .CLKIN_IN(clk12), 
    .CLKFX_OUT(clk50), 
    .CLKIN_IBUFG_OUT(clkInBuf), 
    .CLK0_OUT(clkOut)
    );


always @(posedge clk50) begin
               clk25 <= ~clk25;
end

wire [9:0] xpos;
wire [9:0] ypos;

signal_generator signal_generator_inst(clk25, hsync, vsync, xpos, ypos);
game game_inst(clk25, xpos, ypos, ~rota, ~rotb, ~de, red, green, blue);                                                                  

endmodule

W module "game.v" została całkowicie zmodyfikowana obsługa paletki:

Było:

// paddle movement  
reg [8:0] paddlePosition;
reg [2:0] quadAr, quadBr;
always @(posedge clk25) quadAr <= {quadAr[1:0], rota};
always @(posedge clk25) quadBr <= {quadBr[1:0], rotb};
always @(posedge clk25)
if(quadAr[2] ^ quadAr[1] ^ quadBr[2] ^ quadBr[1])
begin
 if(quadAr[2] ^ quadBr[1]) begin
  if(paddlePosition < 520)        // movement range
   paddlePosition <= paddlePosition + 3 ;//velocity of the paddle
   
 end
 else begin
  if(paddlePosition >= 0)        // movement range
   paddlePosition <= paddlePosition - 3; // velocity of the paddle  
 end
end

Po modyfikacji:

// paddle movement  
reg [8:0] paddlePosition;
reg [27:0] counter;

always @(posedge clk25)
begin
  counter <= counter + 1;
  if (counter == 250_000)
    begin
      counter <= 0;
                
if(rota || rotb)
begin
 if(rota) begin
  if(paddlePosition < 520)        // movement range
   paddlePosition <= paddlePosition + 3 ;//velocity of the paddle
   
 end
 else if(rotb) begin
  if(paddlePosition >= 0)        // movement range
   paddlePosition <= paddlePosition - 3; // velocity of the paddle  
 end
end
 
end
end

Obsługa paletki jest teraz obsługiwana przez dwa "switche" sw4 i sw6 z płytki Elbert z częstotliwością około 100Hz (stąd dodany licznik w procesie).

No i pozostaje dostosowanie pliku "breakout.ucf" do zerstawu Elbert co wygląda następująco:

# Clock 12 MHz
NET "clk12"  LOC = P129  | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
 
#VGA pins 
NET "hsync" LOC = "P93"  | IOSTANDARD = LVCMOS33 | DRIVE = 12 | SLEW = FAST ;                                             
NET "vsync" LOC = "P92"  | IOSTANDARD = LVCMOS33 | DRIVE = 12 | SLEW = FAST  ;                                        
NET "red"   LOC = "P105" | IOSTANDARD = LVCMOS33 |DRIVE = 12 | SLEW = FAST ;                                           
NET "green" LOC = "P102" | IOSTANDARD = LVCMOS33 | DRIVE = 12 | SLEW = FAST ;                                            
NET "blue"  LOC = "P98"  | IOSTANDARD = LVCMOS33 |DRIVE = 12 | SLEW = FAST ;

#Padd pins 
                                          
NET "rota"   LOC = "P77" | IOSTANDARD = LVCMOS33 | PULLUP   ;     #sw6 
NET "rotb"   LOC = "P75" | IOSTANDARD = LVCMOS33 | PULLUP ;       #sw4
                                                                           
NET "de"     LOC = "P80" | IOSTANDARD = LVCMOS33 | PULLUP ;       #sw1

Gra prezentuje się następująco:

 

Szkoda tylko, że jest tak prosta (zajmuje około 60 % uniwersalnych komórek logicznych zestawu Elbert).

Jeśli ktoś chciałby się włączyć do rozbudowy gry (wielu z Was posiada zestaw Elbert) to proponuję mały mini-konkurs: kto pierwszy zdoła tak zmodyfikować projekt tej gry aby za pomocą DIP-switchy z tego zestawu można było wybrać dwie różne szybkości piłeczki i dwie różne długości paletki. Jak analizowałem kod gry nie jest to szczególnie trudne do osiągnięcia (ale wymaga trochę przemyślenia jak można to najłatwiej osiągnąć).  Może ten pomysł rozrusza trochę ten dział Forbot'a

Tutaj pełny kod projektu dla  ISE 14.7:

Arkanoidgame.zip

BTW: niestety nagrodą dla tego, któremu uda się to osiągnąć pierwszemu  jest tylko prestiż Jeśli komuś udałoby się dodać wyświetlane liczni8ki zbitych "cegiełek" i ilości zgubionych piłeczek to byłby mistrzem.

Pozdrawiam

Edytowano Wrzesień 13, 2020 przez FlyingDutch

[Gieneq]

18 godzin temu, FlyingDutch napisał:

BTW: niestety nagrodą dla tego, któremu uda się to osiągnąć pierwszemu  jest tylko prestiż

Ale za to jaki prestiż 

Pomysł świetny, sam chciałbym w coś takiego wejść ale niestety... chęci są, możliwości nawet też są, ale czasu ni ma  

[FlyingDutch]

Cześć,

udało mi się uruchomić projekt gry "Breakout" (opisany powyżej) na bardzo taniej płytce FPGA za 40 PLN - "Sipeed Tang Nano". Patrz linki:

https://botland.com.pl/pl/moduly-i-zestawy-fpga/15813-sipeed-tang-nano-plytka-rozwojowa-fpga-gw1n-1.html?search_query=FPGA&results=20

https://www.seeedstudio.com/Sipeed-Tang-Nano-FPGA-board-powered-by-GW1N-1-FPGA-p-4304.html

Jest to całkiem fajnie zaprojektowany zestaw FPGA oparty  na układzie FPGA "GW1N-1-LV" chińskiej firmy "Gowin Semiconductor Corp.". Ten zestaw FPGA ma ilość zasobów logicznych bardzo zbliżoną do łytki "Elbert V.2":  1152 LUT4  oraz 864 przerzutników. Nie ma co prawda sprzętowych układów mnożących (jak Spartan3 z Elberta), ale w zamian za to ma w układzie FPGA 72 kb pamięci SRAM i 96 kb pamięci flash oraz pamięć PSRAM: 64 Mb. Posiada też 40-to pinowe złącze do wyświetlacza RGB LED - jest do niego dedykowany (5 cali) taki wyświetlacz firmy Sipeed:

https://www.seeedstudio.com/5-Inch-Display-for-Sipeed-Tang-Nanno-p-4301.html

Software do syntezy i symulacji układu w FPGA jest też produkcji firmy "GOWIN" nazywa się "Gowin EDA"- patrz link:

https://www.gowinsemi.com/en/support/home/

Środowisko jest bardzo proste - chwilami przypomina "ISE" Xilinx'a i działa szybko. Projekt udało się przenieść bardzo szybko, trzeba było tylko zmienić IPCore z modułem zegara PLL ze standardu Xilinx'a na standard Gowin IPCore oraz zmienić plik "user constraints" na format tego producenta FPGA.

Ponieważ płytka nie ma wyjścia VGA użyłem wersji z kilkoma rezystorami opisanej w tym poście:

Projekt działa poprawnie (nie widać różnic w stosunku do wersji na Elbercie). Jak będę miał chwilę czasu to opisze wersję projektu na płytkę ""Sipeed Tang Nano".

Pozdrawiam

 

 

[KHX]

Cena płytki idealna dla mnie hah. 

Bardzo ciekawe, jak będę miał FPGA to sprobuje takie coś wykonać. 

[FlyingDutch]

Cześć,

chciałbym opisać w tym poście implementację wyżej opisywanej gry "Breakout"  (Arkanoid) na  zestawie FPGA "Sipeed Tang Nano" z układem FPGA chińskiej firmy "Gowin Semiconductors Corp.". Płytka ta jest dostępna w sklepie "Botland.com.pl" za niecałe 40 PLN. Tutaj link do zestawu:

https://botland.com.pl/pl/moduly-i-zestawy-fpga/15813-sipeed-tang-nano-plytka-rozwojowa-fpga-gw1n-1.html

Piszę o tym dlatego ponieważ dla wielu osób zakup zestawu FPGA nawet za kwotę 178 PLN (tyle na dzień dzisiejszy kosztuje zestaw Elbert v.2) może być problemem "nie do przeskoczenia" (szczególnie dotyczy to młodych osób, które jeszcze nie pracują). Chciałem pokazać, że tani zestaw FPGA "Sipedd Tang Nano" ma możliwości pozwalające użyć go  w ciekawych projektach.

Więc do rzeczy: najpierw kilka przydatnych linków:

1) Link do "pinout'u" i tutoriali:

https://tangnano.sipeed.com/en/

2) Link do "GitHub'a":

https://github.com/andrsmllr/tang_nano_devbrd

3) Tutaj link do bloga kolegi Rafała Bartoszaka opisujący "pierwsze uruchomienie" płytki "Sipeed Tang Nano":

https://rafal-bartoszak.blogspot.com/2020/09/tang-nano-pierwsze-uruchomienie.html

4) Tutaj link także do "szybkiego startu" z tą płytką (bardziej szczegółowy - z niego pozyskałem informacje dot. plików "user constraint files"):

https://bananatronics.org/first-steps-with-the-tang-nano-fpga-development-board/

Tak gra "Breakout" wygląda na monitorze VGA podłączonym za pomocą kabla VGA do płytki "Tang Nano" (DAC VGA zbudowany z 12 rezystorów na płytce prototypowej - patrz posty powyżej):

 

A tak wygląda zestaw FPGA "Tang Nano" na płytce prototypowej (widać sterownik VGA na dodatkowej zielonej płytce) podłączony do monitora VGA:

Jak już pisałem wcześniej dla płytki FPGA "Tang Nano" jest środowisko do syntezy "Gowin EDA". Ja  używam wersji "1.9.3.031 Beta" dla Windows 10 (o licencję poprosiłem firmę Gowin i ją otrzymałem, ale w archiwach w sieci dot. płytki "Tang Nano" jest gdzieś do pobrania plik licencji):

Odnośnie samego projektu FPGA: w stosunku do wersji dla Xilinxa (Elbert V.2) trzeba było zmienić:

1) IPCore pętli PLL z formatu Xilnxa na format IPCore Gowin (zegar płytki ma 24 MHz)

2) Plik "user constraints" - "breakout.cst" ma mocno odmienny format od takich plików dla narzędzi firmy Xilinx

Główny moduł projektu "breakout.v" wygląda teraz następująco:

module breakout(

    input clk24, //24MHz crystal external
    input rota,
    input rotb,
    input de,
    output  red,
    output  green,
    output blue,
    output hsync,
    output vsync
    );
	 
wire clk50;	 
wire clkInBuf, clkOut;
reg clk25;

// Instantiate the module PLL-Clock
Gowin_rPLL Clock24MHz(
        .clkout(clk50), //output clkout
        .clkin(clk24) //input clkin
    );


always @(posedge clk50) begin
               clk25 <= ~clk25;
end

wire [9:0] xpos;
wire [9:0] ypos;

signal_generator signal_generator_inst(clk25, hsync, vsync, xpos, ypos);
game game_inst(clk25, xpos, ypos, ~rota, ~rotb, ~de, red, green, blue);                                                                  

endmodule

Inne pliki źródłowe projektu (Verilog) zostają bez zmian. Do stworzenia pliku "user constraints" "breakout.cst" (mapowanie fizycznych pinów zestawu FPGA) korzystałem częściowo z pomocy narzędzia "FloorPlaner" (Menu: Tools->Floorplaner) - patrz lik:

Na początku wyjścia sterownika VGA miałem na pinach trzydzieści klilka (patrz pinaout), ale te piny miały domyślnie przypisane inne działanie a ja nie umiałem w IDE tego wyłączyć. Tutaj ktoś opisał identyczny problem, jaki ja napotkałem:

https://en.bbs.sipeed.com/t/topic/1801funkcji

Nie udało mi się wyłączyć tych domyślnych funkcji pinów, więc przeniosłem te piny na niższe numery i jest OK. Docelowo "breakout.cst" wygląda tak:

/Copyright (C)2014-2020 Gowin Semiconductor Corporation.
//All rights reserved. 
//File Title: Physical Constraints file
//GOWIN Version: V1.9.3.01Beta
//Part Number: GW1N-LV1QN48C6/I5
//Created Time: Thu 10 01 15:28:00 2020

IO_LOC "clk24" 35;
IO_PORT "clk24" IO_TYPE=LVCMOS33 PULL_MODE=NONE;

IO_LOC "rota" 14;
IO_PORT "rota" IO_TYPE=LVCMOS33;

IO_LOC "rotb" 15;
IO_PORT "rotb" IO_TYPE=LVCMOS33;

IO_LOC "de" 20;
IO_PORT "de" IO_TYPE=LVCMOS33;

IO_LOC "red" 24;
IO_PORT "red" IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=12;

IO_LOC "green" 21;
IO_PORT "green" IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=12;

IO_LOC "blue" 19;
IO_PORT "blue" IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=12;

IO_LOC "hsync" 22;
IO_PORT "hsync" IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=12;

IO_LOC "vsync" 23;
IO_PORT "vsync" IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=12;

Środowisko do syntezy "Gowin EDA" jest bardzo proste i szybkie (synteza zajmuje bardzo mało czasu). Projekt po syntezie zajmuje mało zasobów fizycznych FPGA:

1) 678 LUTs

2) 177 rejestrów

3) 1 pętla PLL (zegar)

Zrzut ekranu:

Programowanie zestawu FPGA odbywa się ze środowiska "Gowin EDA" poprzez kabel USB C (nie trzeba zewnętrznego programatora JTAG). Patrz zrzut ekranu:

Poniżej zamieszczam pełny projekt gry dla "Gowin EDA" (zestaw "Sipeed Tang Nano"):pełen projekt

FPGATang_Breakout.zip

Jak widać pełen projekt po spakowaniu ma zaledwie 76 KB - jest to znacznie mniej niż dla projektu gry dla "ISE 14.7" Xilinx'a (829 KB).

Zapomniałem dodać: do sterowania paletką użyte są dwa przyciski (dolna część zestawu FPGA Tang Nano).

Pozdrawiam

Edytowano Październik 2, 2020 przez FlyingDutch

[FlyingDutch]

Cześć,

może trochę off-topic, ale ostatnie dwa miesiące byłem dość daleko od mojego miejsca zamieszkania i miałem problematyczny dostęp do internetu i praktycznie nawet nie czytałem postów na "Forbocie".  Ten opisany projekt gry był zaimplementowany na taniej płytce "Sipeed Tang Nano" (FPGA Gowin) - teraz jest dostępna za około 70 PLN nowa wersja tej płytki - "Sipeed Lichee Tang Nano 4K". Patrz link na Aliexpress.com:

https://www.aliexpress.com/item/1005003152104886.html?spm=a2g0s.9042311.0.0.38c2b90aOCx3I2

Ta nowa wersja płytki ma sprzętowy procesor ARM Cortex-M3 (hard CPU), około 4 razy większe zasoby FPGA (np. 4608 LUT, 3456 rejestrów, 16 sprzętowych układów mnożących). Sama płytka ma teraz złącze do kamery (np. taniej kamery OV2640 i wyjście HDMI). Zamierzam nabyć to "cudo" ponieważ przynajmniej teoretycznie ma wszystkie zasoby potrzebne do obróbki sygnału video z kamery.

Pozdrawiam