Karty VGA oraz HD44780 na FPGA

kroszkanorber · Luty 18, 2023

Wyświetlacz obrazu VGA 640 x 480

+ kod VHDL

Układ jest taktowany generatorem 100 MHz .

Układ łączy się z monitorem za pomocą przewodu VGA .

Układ zasilany jest przez port mikro USB np. ładowarka do telefonu.

Uwaga! Układ sterowany jest napięciem 3,3V! Przekroczenie tej wartości uszkodzi wyświetlacz.

Do wyjścia RGB podłączony jest przetwornik cyfrowo – analogowy. Można użyć rezystorów o odpowiednich wartościach jak na schemacie.

System oparty jest na układzie programowalnym Xlilnx XC2C64-7VQ100. Można użyć układ o większych zasobach.

Kompatybilne układy które można zastosować bez zmian na płytce drukowanej : XC2C128-7VQ100, XC2C256-7VQ100

Ilość portów I/O w układzie programowalnym >= 62 .

Obsługiwana pamięć statyczna RAM 512kB/do10ns 3,3V np. ISSI IS61LV5128AL-10TLI.

Na wejściach portów są podłączone rezystory szeregowo małej wartości w celu wyeliminowania odbić sygnałów. Gwarantują one poprawny zapis danych.

Zapis danych do pamięci RAM wykonywany jest gdy pamięć nie jest odczytywana.

Częstotliwość zegara jest dzielona przez licznik 2 bitowy (Cnt25) czyli 100MHz/4 = 25 MHz.

Użyta pamięć jest jedno portowa i zapis do niej występuje w 3 i 4 takcie zegara podczas gdy odczyt do wyjścia portu RGB występuje w 1 i 2 takcie.

Czas zapisu i odczytu ustalany jest na podstawie wartości licznika (Cnt25).

Sprawia to, że pamięć zachowuje się jak dwu portowa .

Dzięki temu obraz może być zapisywany w trakcie wyświetlania bez artefaktów na wyświetlaczu monitora.

Maksymalna częstotliwość zapisu danych do pamięci RAM = 25 MHz .

Maksymalna częstotliwość zapisu danych do rejestru (Din) = 150 MHz .

W trybie braku zapisu danych do rejestru (Din) na linię (WI) powinno być podane logiczne 1 !!!

W trybie braku zapisu danych do pamięci RAM na linię (WR) powinno być podane logiczne 1 !!!

-Dane barwy obrazu podawane są przez port DI(7,6,5,4,3,2,1,0) = 256 kolorów w rozdzielczości 8 bit.

Podajemy je przed sygnałem (WI) i zatrzaskiwane są przy opadającym zboczu sygnału (WI) [„1 => 0”] w rejestrze (Din).

Dane barwy obrazu do zapisu pamięci RAM pobierane są z wewnętrznego rejestru (Din).

-Adres zapisu wyświetlanego punktu na monitorze podawany jest przez port DI(9,8,7,6,5,4,3,2,1,0) =0 – 640.

-Adres zapisu wyświetlanej linii na monitorze podawany jest przez port DI(18,17,16,15,14,13,12,11,10) = 0 – 480.

Podczas zapisu pamięci RAM podany adres do portu (DI) nie może być zmieniony aż do końca procedury !

Jest to spowodowane brakiem rejestru adresu w układzie.

0 Zapis danych do pamięci RAM:

1 Podać adres punktu który ma być wyświetlany na monitorze .

2 Do portu (WR) podać logiczne 0 .

3 Czekać na logiczne 1 na wyjściu (EN).

4 Do portu (WR) podać logiczne 1 .

5 Czekać na logiczne 0 na wyjściu (EN) .

6 Koniec procedury zapisu .

Układ wyświetlacza obrazu został złożony i przetestowany.

Oprogramowanie można modyfikować dla własnych potrzeb. Zmiany wartości sygnałów synchronizacji dla monitora skutkują brakiem obrazu.

Płytka drukowana została narysowana w programie EasyEDA

image.png.8549266f925ec8374317266c0c6db8e9.png

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VGA  is
    Port ( RGB : out  STD_LOGIC_VECTOR (7 downto 0);
           HS : out  STD_LOGIC;
           VS : out  STD_LOGIC;
           Clk : in  STD_LOGIC;
			  A: out STD_LOGIC_vector (18 downto 0);
			  D: inout STD_LOGIC_vector (7 downto 0);
           WE : out  STD_LOGIC;
           OE : out  STD_LOGIC;
           EN : inout  STD_LOGIC;
			  WR : in  STD_LOGIC;
			  WI : in  STD_LOGIC;
			  DI: in STD_LOGIC_vector (18 downto 0)
			  );
end VGA;

architecture Behavioral of VGA  is

signal Cnt25 : std_logic_vector (1 downto 0);
signal CntH : std_logic_vector (9 downto 0);
signal CntV : std_logic_vector (9 downto 0);
signal ClkH : std_logic;
signal ClkV : std_logic;
signal BL : std_logic;
signal Din : std_logic_vector (7 downto 0);
----------------------------------------------------

begin

--dzielnik częstotliwości Clk = 100MHz
process (Clk)
begin
	if Clk'event and Clk = '0' then
		Cnt25 <= Cnt25 + 1;
	end if;
end process;

ClkH <= Cnt25(Cnt25'left);		--ClkH = 100MHz/4 = 25MHz

--licznik punktów w poziomie
process (ClkH, CntH)
begin
	if ClkH'event and ClkH = '0' then
		if CntH = 799 then
			CntH <= (others => '0');
		else
			CntH <= CntH + 1;
		end if;
	end if;
end process;

ClkV <= CntH(CntH'left);		--ClkV = 25MHz/800 = 31,25kHz

--licznik punktów w pionie
process (ClkV, CntV)
begin
	if ClkV'event and ClkV = '0' then
		if CntV = 524 then
			CntV <= (others => '0');
		else
			CntV <= CntV + 1;
		end if;
	end if;
end process;


HS <= '0' when ((CntH > 655) and (CntH < 752)) else '1';	--dekoder sygnału synchronizacji poziomej
BL <= '0' when ((CntH > 639) or (CntV > 479)) else '1';	--dekoder sygnału synchronizacji pionowej
VS <= '0' when ((CntV > 489) and (CntV < 492)) else '1';	--dekoder wygaszania obrazu poza obszarem wyświetlanym
----------------------------------------------------

--zapis danych koloru pojedynczego punktu na ekranie za pomocą linji WI
process(WI, DI)
begin
	if WI'event and WI = '0' then
		Din <= DI(7 downto 0);
	end if;
end process;
----------------------------------------------------

--sterowanie zewnętrznym sygnałem zezwolenia na zapis
process(Cnt25, WR, Clk)
begin
	if Clk'event and Clk = '0' then
		if Cnt25 = "01" then
			if WR = '0' then
				EN <= '1';
			else	
				EN <= '0';
			end if;
		end if;
	end if;
end process;
----------------------------------------------------
		
--wyświetlenie obrazu zapisanego w pamięci RAM
process(Clk, Cnt25, BL, D)
begin	
	if Clk'event and Clk = '1' then			--zapis sygnału do protu RGB przy wzrastającym zboczu zegarowym
		if Cnt25 = "01" then			--opóżnienie odczytu z pamięci RAM po podaniu sygnału na wejścia adresowe
			if BL = '0' then		--sygnał blanc = brak obrazu (obraz poza obszarem wyświetlanym)
				RGB <= (others => '0');
			else
				RGB <= D;	--wyświetlenie koloru zapisanego w pamięci RAM
			end if;
		end if;
	end if;
end process;
----------------------------------------------------

--zapis danych do pamięci RAM
A <= DI when ((Cnt25(1) = '1') and (EN = '1')) else (CntV(8 downto 0) & CntH);
D <= Din when ((Cnt25(1) = '1') and (EN = '1')) else (others => 'Z');
WE <= '0' when ((Cnt25(1) = '1') and (EN  = '1')) else '1';
OE <= '0';
----------------------------------------------------

				
end Behavioral;

FlyingDutch · Luty 19, 2023

Plus za prosty układ i prosty oraz czytelny kod

Pozdrawiam

kroszkanorber · Luty 22, 2023

WItam.

Dziękuję za słowa uznania.

Karta którą opisałem w projekcie jest tylko wyświetlaczem graficznym o wyjściu VGA.

Błąd opisu kodu dotyczy sygnałów BL= (wygaszanie) i VS= (synchronizacja pionowa)

Wprowadziłem małe zmiany w kodzie.

Sygnał zapisu do pamięci RAM i przypisanie linii adresowych działa poza obszarem wyświetlanym ( zezwolenie sygnałem BL ). Działa stabilniej przy wyższych częstotliwościach zapisywania danych. Sygnał WE przekierowałem przez sygnał zezwolenia na pin WR i zostawiłem procedurę zapisu dla kontrolera.

Cały wyświetlacz zapisuje się w ten sposób z szybkością niezauważalną dla ludzkiego wzroku. ( Dla mnie wystarczy )

W przyszłości chcę użyć sdram i fpga. Bedzie można zrobić małą grafikę animowaną.

Potrzebuję pomocy przy wysterowaniu możliwie prostym kodem SDRAM. Nie do końca rozumiem procedury zapisu i odczytu

pozdrawiam

FlyingDutch · Luty 26, 2023

Dnia 22.02.2023 o 21:35, kroszkanorber napisał:

W przyszłości chcę użyć sdram i fpga. Bedzie można zrobić małą grafikę animowaną.

Potrzebuję pomocy przy wysterowaniu możliwie prostym kodem SDRAM. Nie do końca rozumiem procedury zapisu i odczytu

pozdrawiam

Cześć,

zobacz ten post - po winien być przydatny:

Pozdrawiam

kroszkanorber · Marzec 2, 2023

Część. Dziękuję za linki. Czytałem o tym na fpga for fun. Dla mnie najbardziej zrozumiałe. Dzięki informacjom zawartym na stronie fpga for fun zaczynam rozumieć noty katalogowe układów.

SDRAM nie są takie szybkie ze względu na sekwencję zapisu i odczytu z adresów nie występujących po sobie. Odświeżanie też jest małym wyzwaniem. Poza tym będę musiał napisać dodatkowy kod do jego obsługi.

SRAM są wygodniejsze w obsłudze, za to cena do pojemności...

Kody staram się pisać sam bo wiem co robię, a kody napisane przez innych są dla mnie inspiracją i nauką.

Dziękuję za pomoc i brnę w to dalej. Inni sobie poradzili...

kroszkanorber · 28 lutego

----------------------------------------------------------------------------------
-- Company: 
-- Engineer: 
-- 
-- Create Date:    22:19:45 02/22/2026 
-- Design Name: 
-- Module Name:    VGA_640x480 - Behavioral 
-- Project Name: 
-- Target Devices: 
-- Tool versions: 
-- Description: 
--
-- Dependencies: 
--
-- Revision: 
-- Revision 0.01 - File Created
-- Additional Comments: 
--
-- 640x480 @ 60Hz (Industry standard)
-- hsync: 31.5kHz
--	640x480 visible area
--	25.2 MHz pixel clock
-- cnth
-- 640
-- 656 752 -hsync
-- 800
-- cntv
-- 480
-- 490 492 -vsync
-- 525
--
-- SRAM 512kx8 10ns
--
-- Clk = 100MHz
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VGA_640x480 is
	Port ( 
			Clk       : in    STD_LOGIC;                      -- zegar 100 MHz
			WR        : in    STD_LOGIC;                      -- L->H zapis informacji (zatrzask)
			BUSY      : out   STD_LOGIC;                      -- '1' = dane w trakcie zapisu, '0' = gotowy na nowe dane
			SEL_IN    : in    STD_LOGIC_VECTOR (4 downto 0);  -- wybór 1 z 32 poleceń
			DATA_IN   : in    STD_LOGIC_VECTOR (15 downto 0); -- wejście danych 16 bit
			HS        : out   STD_LOGIC;                      -- wyjście dla monitora vga (synchronizacja pozioma)
			VS        : out   STD_LOGIC;                      -- wyjście dla monitora vga (synchronizacja pionowa)
			RGB       : out   STD_LOGIC_VECTOR (7 downto 0);  -- wyjście dla monitora vga (B 2 bity/ G 3 bity / R 3 bity)
			RAM_OE    : out   STD_LOGIC;                      -- wyjście do sram '0' = zezwolenie na odczyt 
			RAM_WE    : out   STD_LOGIC;                      -- wyjście do sram '0' = zezwolenie na zapis
			RAM_ADDR  : out   STD_LOGIC_VECTOR (18 downto 0); -- wyjście do sram 19 bit adres
			RAM_DATA  : inout STD_LOGIC_VECTOR (7 downto 0)   -- we/wy danych sram
			);
end VGA_640x480;

architecture Behavioral of VGA_640x480 is

	signal Cnt25    : std_logic_vector (1 downto 0)  := "00";                  -- dzielnik częstotliwości
	signal CntH     : std_logic_vector (9 downto 0)  := "0000000000";          -- licznik kolumn
	signal CntV     : std_logic_vector (9 downto 0)  := "0000000000";          -- licznik wierszy
	signal EnH      : std_logic;                                               -- zezwolenie na inkrementację licznika kolumn
	signal EnV      : std_logic;                                               -- zezwolenie na inkrementację licznika wierszy
	signal Bl       : std_logic;                                               -- wygaszanie sygnału rgb
	signal H        : std_logic;                                               -- sygnał synchronizaji pozomej
	signal V        : std_logic;                                               -- sygnał synchronizaji pionowej
	
	signal Color    : std_logic_vector (7 downto 0);                           -- kolor zapis sram
	signal IMcolor  : std_logic_vector (15 downto 0) := "0000000000000000";    -- rejestr koloru obrazu(8 bitów) i tła(8 bitów)
	signal FGcolor  : std_logic_vector (7 downto 0);                           -- kolor obrazu
	signal BGcolor  : std_logic_vector (7 downto 0);                           -- kolor tła
	signal CHcolor  : std_logic_vector (7 downto 0);                           -- kolor znaku
	
	signal ScrollH  : std_logic_vector (9 downto 0)  := "0000000000";          -- rejestr przewijania kolumn
	signal ScrollV  : std_logic_vector (8 downto 0)  := "000000000";           -- rejestr przewijania wierszy
	signal Cnthscr  : std_logic_vector (9 downto 0);                           -- suma licznika kolumn i rejestru przewijania kolumn
	signal Cntvscr  : std_logic_vector (8 downto 0);                           -- suma licznika wierszy i rejestru przewijania wierszy
	signal Addrmux  : std_logic_vector (18 downto 0) := "0000000000000000000"; -- adres sram
	signal Addrreg  : std_logic_vector (18 downto 0) := "0000000000000000000"; -- rejestr adresu sram dla zpisu
	
	signal Cnt      : std_logic_vector (18 downto 0) := "0000000000000000000"; -- licznik iteracji zapisu
	
	signal Charsel  : std_logic_vector (7 downto 0);                           -- adres znaku w tablicy rom
	signal Charaddr : std_logic_vector (18 downto 0);                          -- adres jednego pixela zapisywanego znaku
	signal Clsaddr  : std_logic_vector (18 downto 0);                          -- adres jednego pixela nadpisywanego obrazu
	signal Wraddr   : std_logic_vector (18 downto 0);                          -- adres jednego pixela zapisywanego obrazu
	
	signal We       : std_logic := '0';                                        -- zapis sram
	signal Cls      : std_logic := '0';                                        -- czyszczenie sram 
	signal Char     : std_logic := '0';                                        -- zapis znaku
	signal Lthrst   : std_logic;                                               -- reset sygnałów
	
	signal Wr_en    : std_logic;                                               -- sygnał okna czasowego zapisu ram
	signal Rd_en    : std_logic;                                               -- sygnał okna czasowego odczytu ram
	signal Sync     : std_logic;                                               -- synchronizacja sygnałów z zewnątrz
	signal En       : std_logic;                                               -- sygnał zajętości
	
	type   Ram_type is array (0 to 4095) of std_logic_vector (7 downto 0);
	signal Spriteram  : Ram_type;
	signal Spr_di    : std_logic_vector (7 downto 0)  := "00000000";
	signal Spr_do    : std_logic_vector (7 downto 0);
	signal Spr_we_a  : std_logic_vector (11 downto 0) := "000000000000";
	signal Spr_rd_a  : std_logic_vector (11 downto 0);
	signal Spr_cnt   : std_logic_vector (9 downto 0);
	signal Spr_rgb1  : std_logic_vector (3 downto 0);
	signal Spr_rgb2  : std_logic_vector (3 downto 0);
	signal Spr_rgb16 : std_logic_vector (3 downto 0);
	signal Spr_rgb   : std_logic_vector (7 downto 0);
	signal Spr_we    : std_logic;
	signal Spr1_h    : std_logic_vector (9 downto 0);
	signal Spr1_v    : std_logic_vector (8 downto 0);
	signal Spr1_hen  : std_logic;
	signal Spr1_ven  : std_logic;
	signal Spr1_en   : std_logic;
	----------------------------------------------------------------------------
	signal Romaddr  : std_logic_vector (10 downto 0) := "00000000000";         -- adres taplicy znaków
	signal Romdo    : std_logic_vector (7 downto 0)  := "00000000";            -- wyjście danych tablicy znaków
    type rom_type is array (0 to 2047) of std_logic_vector (7 downto 0);      -- tablica znaków   
	constant Charrom : rom_type:= (X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--01
									X"04", X"08", X"1C", X"20", X"20", X"22", X"1C", X"00", --ć
									--02
									X"04", X"08", X"3E", X"04", X"08", X"10", X"3E", X"00", --ź
									--03
									X"18", X"08", X"0E", X"38", X"08", X"08", X"1E", X"00", --ł
									--04
									X"00", X"00", X"1C", X"22", X"3E", X"20", X"1C", X"04", --ę
									--05
									X"04", X"08", X"1C", X"22", X"22", X"22", X"1C", X"00", --ó
									--06
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--07
									X"04", X"08", X"2C", X"32", X"22", X"22", X"22", X"00", --ń
									--08
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--09
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--0A
									X"08", X"00", X"3E", X"04", X"08", X"10", X"3E", X"00", --ż
									--0B
									X"04", X"08", X"1E", X"20", X"1C", X"02", X"3C", X"00", --ś
									--0C
									X"00", X"00", X"1C", X"02", X"1E", X"22", X"1E", X"04", --ą
									--0D
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--0E
									X"10", X"08", X"04", X"00", X"00", X"00", X"00", X"00", -- `
									--0F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--10
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--11
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--12
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--13
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--14
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--15
					            X"00", X"00", X"1A", X"26", X"22", X"1E", X"02", X"02", --q
									--16
									X"08", X"18", X"08", X"08", X"08", X"08", X"1C", X"00", --1
									--17
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--18
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--19
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--1A
					            X"00", X"00", X"3E", X"04", X"08", X"10", X"3E", X"00", --z
									--1B
					            X"00", X"00", X"1E", X"20", X"1C", X"02", X"3C", X"00", --s
									--1C
									X"00", X"00", X"1C", X"02", X"1E", X"22", X"1E", X"00", --a
									--1D
					            X"00", X"00", X"22", X"22", X"2A", X"2A", X"14", X"00", --w
									--1E
									X"1C", X"22", X"02", X"04", X"08", X"10", X"3E", X"00", --2
									--1F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--20
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--21
									X"00", X"00", X"1C", X"20", X"20", X"22", X"1C", X"00", --c
									--22
					            X"00", X"00", X"22", X"14", X"08", X"14", X"22", X"00", --x
									--23
									X"02", X"02", X"1A", X"26", X"22", X"22", X"1E", X"00", --d
									--24
									X"00", X"00", X"1C", X"22", X"3E", X"20", X"1C", X"00", --e
									--25
									X"04", X"0C", X"14", X"24", X"3E", X"04", X"04", X"00", --4
									--26
									X"3E", X"04", X"08", X"04", X"02", X"22", X"1C", X"00", --3
									--27
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--28
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--29
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--2A
					            X"00", X"00", X"22", X"22", X"22", X"14", X"08", X"00", --v
									--2B
									X"0C", X"10", X"10", X"38", X"10", X"10", X"10", X"00", --f
									--2C
					            X"10", X"10", X"38", X"10", X"10", X"12", X"0C", X"00", --t
									--2D
					            X"00", X"00", X"2C", X"32", X"20", X"20", X"20", X"00", --r
									--2E
									X"3E", X"20", X"3C", X"02", X"02", X"22", X"1C", X"00", --5
									--2F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--30
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--31
					            X"00", X"00", X"2C", X"32", X"22", X"22", X"22", X"00", --n
									--32
									X"20", X"20", X"2C", X"32", X"22", X"22", X"3C", X"00", --b
									--33
					            X"20", X"20", X"2C", X"32", X"22", X"22", X"22", X"00", --h
									--34
									X"00", X"00", X"1E", X"22", X"22", X"1E", X"02", X"1C", --g
									--35
					            X"00", X"00", X"22", X"22", X"22", X"1E", X"02", X"1C", --y
									--36
									X"0C", X"10", X"20", X"3C", X"22", X"22", X"1C", X"00", --6
									--37
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--38
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--39
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--3A
					            X"00", X"00", X"34", X"2A", X"2A", X"2A", X"2A", X"00", --m
									--3B
					            X"04", X"00", X"0C", X"04", X"04", X"04", X"24", X"18", --j
									--3C
					            X"00", X"00", X"22", X"22", X"22", X"26", X"1A", X"00", --u
									--3D
									X"3E", X"22", X"04", X"08", X"10", X"10", X"10", X"00", --7
									--3E
									X"1C", X"22", X"22", X"1C", X"22", X"22", X"1C", X"00", --8
									--3F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--40
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--41
									X"00", X"00", X"00", X"00", X"18", X"18", X"08", X"10", -- ,
									--42
					            X"20", X"20", X"24", X"28", X"30", X"28", X"24", X"00", --k
									--43
					            X"08", X"00", X"18", X"08", X"08", X"08", X"1C", X"00", --i
									--44
					            X"00", X"00", X"1C", X"22", X"22", X"22", X"1C", X"00", --o
									--45
									X"1C", X"22", X"26", X"2A", X"32", X"22", X"1C", X"00", --0
									--46
									X"1C", X"22", X"22", X"1E", X"02", X"22", X"1C", X"00", --9
									--47
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--48
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--49
									X"00", X"00", X"00", X"00", X"00", X"18", X"18", X"00", -- .
									--4A
									X"00", X"02", X"04", X"08", X"10", X"20", X"00", X"00", -- /
									--4B
					            X"18", X"08", X"08", X"08", X"08", X"08", X"1C", X"00", --l
									--4C
									X"00", X"00", X"18", X"18", X"00", X"18", X"08", X"10", -- ;
									--4D
					            X"00", X"00", X"3C", X"22", X"22", X"3C", X"20", X"20", --p
									--4E
									X"00", X"00", X"00", X"3E", X"00", X"00", X"00", X"00", -- -
									--4F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--50
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--51
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--52
									X"18", X"08", X"08", X"00", X"00", X"00", X"00", X"00", -- '
									--53
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--54
									X"1C", X"10", X"10", X"10", X"10", X"10", X"1C", X"00", -- [
									--55
									X"00", X"00", X"3E", X"00", X"3E", X"00", X"00", X"00", -- =
									--56
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--57
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--58
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--59
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--5A
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--5B
									X"1C", X"04", X"04", X"04", X"04", X"04", X"1C", X"00", -- ]
									--5C
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--5D
									X"00", X"20", X"10", X"08", X"04", X"02", X"00", X"00", -- \
									--5E
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--5F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--60
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--61
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--62
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--63
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--64
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--65
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--66
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--67
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--68
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--69
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--6A
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--6B
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--6C
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--6D
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--6E
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--6F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--70
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--71
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--72
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--73
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--74
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--75
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--76
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--77
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--78
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--79
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--7A
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--7B
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--7C
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--7D
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--7E
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--7F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--80
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--81
									X"04", X"1C", X"22", X"20", X"20", X"22", X"1C", X"00", --Ć
									--82
									X"04", X"3E", X"04", X"08", X"10", X"20", X"3E", X"00", --Ź
									--83
									X"20", X"20", X"2C", X"30", X"20", X"20", X"3E", X"00", --Ł
									--84
									X"3E", X"20", X"20", X"3C", X"20", X"20", X"3E", X"02", --Ę
									--85
									X"04", X"1C", X"22", X"22", X"22", X"22", X"1C", X"00", --Ó
									--86
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--87
									X"04", X"2A", X"32", X"32", X"2A", X"26", X"22", X"00", --Ń
									--88
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--89
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--8A
									X"08", X"3E", X"04", X"08", X"10", X"20", X"3E", X"00", --Ż
									--8B
									X"04", X"1E", X"20", X"1C", X"02", X"02", X"3C", X"00", --Ś
									--8C
									X"1C", X"22", X"22", X"22", X"3E", X"22", X"24", X"02", --Ą
									--8D
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--8E
									X"00", X"00", X"10", X"2A", X"04", X"00", X"00", X"00", -- ~~
									--8F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--90
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--91
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--92
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--93
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--94
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--95
									X"1C", X"22", X"22", X"22", X"2A", X"24", X"1A", X"00", --Q
									--96
									X"08", X"08", X"08", X"08", X"08", X"00", X"08", X"00", --!
									--97
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--98
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--99
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--9A
									X"3E", X"02", X"04", X"08", X"10", X"20", X"3E", X"00", --Z
									--9B
									X"1E", X"20", X"20", X"1C", X"02", X"02", X"3C", X"00", --S
									--9C
									X"1C", X"22", X"22", X"22", X"3E", X"22", X"22", X"00", --A
									--9D
									X"22", X"22", X"22", X"2A", X"2A", X"2A", X"14", X"00", --W
									--9E
									X"1C", X"22", X"02", X"1A", X"2A", X"2A", X"1C", X"00", --@
									--9F
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--A0
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--A1
									X"1C", X"22", X"20", X"20", X"20", X"22", X"1C", X"00", --C
									--A2
									X"22", X"22", X"14", X"08", X"14", X"22", X"22", X"00", --X
									--A3
									X"38", X"24", X"22", X"22", X"22", X"24", X"38", X"00", --D
									--A4
									X"3E", X"20", X"20", X"3C", X"20", X"20", X"3E", X"00", --E
									--A5
									X"08", X"1E", X"28", X"1C", X"0A", X"3C", X"08", X"00", --$
									--A6
									X"14", X"14", X"3E", X"14", X"3E", X"14", X"14", X"00", --#
									--A7
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--A8
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--A9
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--AA
									X"22", X"22", X"22", X"22", X"22", X"14", X"08", X"00", --V
									--AB
									X"3E", X"20", X"20", X"3C", X"20", X"20", X"20", X"00", --F
									--AC
									X"3E", X"08", X"08", X"08", X"08", X"08", X"08", X"00", --T
									--AD
									X"3C", X"22", X"22", X"3E", X"28", X"24", X"22", X"00", --R
									--AE
									X"30", X"32", X"04", X"08", X"10", X"26", X"05", X"00", --%
									--AF
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--B0
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--B1
									X"22", X"22", X"32", X"2A", X"26", X"22", X"22", X"00", --N
									--B2
									X"3C", X"22", X"22", X"3C", X"22", X"22", X"3C", X"00", --B
									--B3
									X"22", X"22", X"22", X"3E", X"22", X"22", X"22", X"00", --H
									--B4
									X"1C", X"22", X"20", X"2E", X"22", X"22", X"1E", X"00", --G
									--B5
									X"22", X"22", X"22", X"14", X"08", X"08", X"08", X"00", --Y
									--B6
									X"08", X"14", X"22", X"00", X"00", X"00", X"00", X"00", --^
									--B7
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--B8
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--B9
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--BA
									X"22", X"36", X"2A", X"22", X"22", X"22", X"22", X"00", --M
									--BB
									X"1C", X"04", X"04", X"04", X"04", X"24", X"18", X"00", --J 
									--BC
									X"22", X"22", X"22", X"22", X"22", X"22", X"1C", X"00", --U
									--BD
									X"18", X"24", X"28", X"10", X"2A", X"24", X"1A", X"00", --&
									--BE
									X"00", X"2A", X"1C", X"3E", X"1C", X"2A", X"00", X"00", --*
									--BF
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--C0
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--C1
									X"04", X"08", X"10", X"20", X"10", X"08", X"04", X"00", -- <
									--C2
									X"22", X"24", X"28", X"30", X"28", X"24", X"22", X"00", --K
									--C3
									X"1C", X"08", X"08", X"08", X"08", X"08", X"1C", X"00", --I
									--C4
									X"1C", X"22", X"22", X"22", X"22", X"22", X"1C", X"00", --O
									--C5
									X"10", X"08", X"04", X"04", X"04", X"08", X"10", X"00", --)
									--C6
									X"04", X"08", X"10", X"10", X"10", X"08", X"04", X"00", --(
									--C7
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--C8
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--C9
									X"10", X"08", X"04", X"02", X"04", X"08", X"10", X"00", -- >
									--CA
									X"1C", X"22", X"02", X"04", X"08", X"00", X"08", X"00", -- ?
									--CB
									X"20", X"20", X"20", X"20", X"20", X"20", X"3E", X"00", --L
									--CC
									X"00", X"00", X"18", X"18", X"00", X"18", X"18", X"00", -- :
									--CD
									X"3C", X"22", X"22", X"3C", X"20", X"20", X"20", X"00", --P
									--CE
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"3E", -- _
									--CF
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--D0
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--D1
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--D2
									X"14", X"14", X"14", X"00", X"00", X"00", X"00", X"00", -- "
									--D3
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--D4
									X"04", X"08", X"08", X"10", X"08", X"08", X"04", X"00", -- {
									--D5
									X"00", X"08", X"08", X"3E", X"08", X"08", X"00", X"00", -- +
									--D6
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--D7
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--D8
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--D9
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--DA
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--DB
									X"10", X"08", X"08", X"04", X"08", X"08", X"10", X"00", -- }
									--DC
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--DD
									X"08", X"08", X"08", X"08", X"08", X"08", X"08", X"00", -- |
									--DE
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--DF
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--E0
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--E1
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--E2
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--E3
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--E4
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--E5
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--E6
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--E7
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--E8
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--E9
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--EA
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--EB
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--EC
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--ED
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--EE
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--EF
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									
									--F0
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--F1
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--F2
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--F3
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--F4
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--F5
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--F6
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--F7
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--F8
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--F9
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--FA
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--FB
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--FC
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--FD
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--FE
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
									--FF
									X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00"
									  );                        

----------------------------------------------------------------------------  

begin

	--dzielnik częstotliwości Clk = 100MHz
	process(Clk)
	begin
		if Clk'event and Clk = '0' then
			Cnt25 <= Cnt25 + 1;
		end if;
	end process;

	EnH <= '1' when (cnt25 = 2) else '0';	--EnH = 100MHz/4 = 25MHz

	--licznik kolumn
	process(Clk)
	begin
		if rising_edge(Clk) then
			if EnH = '1' then
				if CntH = 799 then
					CntH <= (others => '0');
				else
					CntH <= CntH + 1;
				end if;
			end if;
		end if;
	end process;

	EnV <= '1' when (CntH = 799 and cnt25 = 2) else '0';		--EnV = 25MHz/800 = 31,25kHz

	--licznik wierszy
	process(Clk)
	begin
		if rising_edge(Clk) then
			if EnV = '1' then
				if CntV = 524 then
					CntV <= (others => '0');
				else
					CntV <= CntV + 1;
				end if;
			end if;
		end if;
	end process;


	H  <= '0' when ((CntH > 655) and (CntH < 753)) else '1';	--dekoder sygnału synchronizacji poziomej
	V  <= '0' when ((CntV > 489) and (CntV < 493)) else '1';	--dekoder sygnału synchronizacji pionowej
	Bl <= '0' when ((CntH > 639) or  (CntV > 479)) else '1';	--dekoder wygaszania obrazu poza obszarem wyświetlanym
	
	-- wyświetlanie obrazu
	process(Clk)
	begin
		if rising_edge(Clk) then
			if Cnt25 = 0 then
				if Bl = '0' then
						RGB <= (others => '0');
				else
					if Spr1_en = '1' then
						RGB <= Spr_rgb;
					else
						RGB <= RAM_DATA;
					end if;
				end if;
				HS <= H;
				VS <= V;
			end if;
		end if;
	end process;
			
	-- zatrzask sygnału zapisu do pamięci ram
	process(WR, Lthrst)
	begin
		if Lthrst = '1' then
			We     <= '0'; -- zapis koloru pixela sram
			Char   <= '0'; -- zapis znaku
			Cls    <= '0'; -- czyszczenie obrazu sram
			Spr_we <= '0'; -- zapisywanie koloru pixela sprite
		elsif rising_edge(WR) then
			if En = '0' then
				case SEL_IN is
					when "00000" => IMcolor               <= DATA_IN;
					when "00001" => Charsel               <= DATA_IN(7 downto 0);
					when "00010" => Addrreg(9 downto 0)   <= DATA_IN(9 downto 0);
					when "00011" => Addrreg(18 downto 10) <= DATA_IN(8 downto 0);
					when "00100" => Addrreg(9 downto 0)   <= Addrreg(9 downto 0) + 1;
					when "00101" => Addrreg(9 downto 0)   <= Addrreg(9 downto 0) - 1;
					when "00110" => Addrreg(18 downto 10) <= Addrreg(18 downto 10) + 1;
					when "00111" => Addrreg(18 downto 10) <= Addrreg(18 downto 10) - 1;
					when "01000" => ScrollH               <= ScrollH + 1;
					when "01001" => ScrollH               <= ScrollH - 1;
					when "01010" => ScrollV               <= ScrollV + 1;
					when "01011" => ScrollV               <= ScrollV - 1;
					when "01100" => We                    <= '1';
					when "01101" => Cls                   <= '1';
					when "01110" => Char                  <= '1';
					when "10000" => Spr_di                <= DATA_IN(7 downto 0);
					when "10001" => Spr_we_a              <= DATA_IN(11 downto 0);
					when "10010" => Spr_we                <= '1';
					when "10011" => Spr1_h                <= DATA_IN(9 downto 0);
					when "10100" => Spr1_v                <= DATA_IN(8 downto 0);
					when others  => Addrreg               <= (others => '0');
										 ScrollH               <= (others => '0');
										 ScrollV               <= (others => '0');
				end case;
			end if;
		end if;
	end process;
	
	-- 
	BGcolor <= IMcolor(7 downto 0);
	FGcolor <= IMcolor(15 downto 8);
	
	-- synchronizacja sygnałów sterujących
	process(Clk)
	begin
		if rising_edge(Clk) then
			Sync <= We or Cls or Char or Spr_we;
		end if;
	end process;
	
	-- sterowanie długością zapisu i odczytu
	process(Clk)
	begin
		if rising_edge(Clk) then
			if Cnt25 = 2 and Sync = '1' then
				if We = '1' or Spr_we = '1' then      -- zapis jednej komórki ram
					if Cnt = 2 then
						Cnt <= (others => '0');
						Lthrst <= '1';
					else
						Cnt <= Cnt + 1;
					end if;
				elsif Char = '1' then -- zapis znaku 8x8
					if Cnt = 63 then
						Cnt <= (others => '0');
						Lthrst <= '1';
					else
						Cnt <= Cnt + 1;
					end if;
				elsif Cls = '1' then  -- czyszczenie pamięci ram
					if Cnt = 524287 then
						Cnt <= (others => '0');
						Lthrst <= '1';
					else
						Cnt <= Cnt + 1;
					end if;
				end if;
			end if;
			
			if Cnt = 0 then
				Lthrst <= '0';
			end if;
		end if;
	end process;
	
	-- sygnał zajętości
	En       <= '0' when Cnt = 0 else '1';
	BUSY     <= En;
	
	-- sterowanie sygnałami adresów
	Charaddr <= (Addrreg(18 downto 13) & Cnt(5 downto 3) & Addrreg(9 downto 3) & Cnt(2 downto 0))
	              and (18 downto 0 => Char); 
	Clsaddr  <= Cnt  and (18 downto 0 => Cls);
	Wraddr   <= Addrreg and (18 downto 0 => We);
	Addrmux  <= Charaddr or Clsaddr or Wraddr;
	Cnthscr  <= CntH + ScrollH;
	Cntvscr  <= CntV(8 downto 0) + ScrollV;
	
	-- odczyt znaków z tablicy rom
	Romaddr <= Charsel & Cnt(5 downto 3);
	process(Clk)
	begin
		if rising_edge(Clk) then
			Romdo <= Charrom (conv_integer(Romaddr));
		end if;
	end process;
	
	-- wybór koloru pixela znaku i tła znaku
	process(Romdo, Cnt, FGcolor, BGcolor)
	begin
		case Cnt(2 downto 0) is
			when "000"  => CHcolor <= (FGcolor and (7 downto 0 => Romdo(7))) or (BGcolor and (7 downto 0 => not Romdo(7)));
			when "001"  => CHcolor <= (FGcolor and (7 downto 0 => Romdo(6))) or (BGcolor and (7 downto 0 => not Romdo(7)));
			when "010"  => CHcolor <= (FGcolor and (7 downto 0 => Romdo(5))) or (BGcolor and (7 downto 0 => not Romdo(7)));
			when "011"  => CHcolor <= (FGcolor and (7 downto 0 => Romdo(4))) or (BGcolor and (7 downto 0 => not Romdo(7)));
			when "100"  => CHcolor <= (FGcolor and (7 downto 0 => Romdo(3))) or (BGcolor and (7 downto 0 => not Romdo(7)));
			when "101"  => CHcolor <= (FGcolor and (7 downto 0 => Romdo(2))) or (BGcolor and (7 downto 0 => not Romdo(7)));
			when "110"  => CHcolor <= (FGcolor and (7 downto 0 => Romdo(1))) or (BGcolor and (7 downto 0 => not Romdo(7)));
			when others => CHcolor <= (FGcolor and (7 downto 0 => Romdo(0))) or (BGcolor and (7 downto 0 => not Romdo(7)));
		end case;
	end process;
	
	-- sterowanie sygnałem danych
	Color <= (CHcolor and (7 downto 0 => Char)) or (FGcolor and (7 downto 0 => We)) or (BGcolor and (7 downto 0 => Cls));
	
	-- zapis Cnt25 = 1,2 / odczyt Cnt = 0,3
	Rd_en <= Cnt25(1) xnor Cnt25(0);
	Wr_en <= (Cnt25(1) xor Cnt25(0)) and (We or Cls or Char);
	
	-- sterowanie portami sram
	RAM_ADDR <= ((Cntvscr & Cnthscr) and (18 downto 0 => Rd_en)) or (Addrmux and (18 downto 0 => Wr_en));
	RAM_DATA <= Color when (Wr_en = '1') else (others => 'Z');
	RAM_WE <= not (Wr_en and Cnt25(1));
	RAM_OE <= Wr_en;
	
	-- sprite
	process(Clk)
	begin
		if rising_edge(Clk) then
			if Spr_we = '1' then
				Spriteram(conv_integer(Spr_we_a)) <= Spr_di;
			end if;
				Spr_do <= Spriteram(conv_integer(Spr_rd_a));
		end if;
	end process;
	
	-- maskowanie sygnałów rgb sprite
	Spr_rgb1  <= Spr_do(7 downto 4) and (3 downto 0 => not Spr_cnt(0));
	Spr_rgb2  <= Spr_do(3 downto 0) and (3 downto 0 => Spr_cnt(0));
	Spr_rgb16 <= Spr_rgb1 or Spr_rgb2;
	with Spr_rgb16 & Spr1_en select
		Spr_rgb <= "00000010" when "00011",
				     "00001100" when "00101",
				     "00001001" when "00111",
				     "00010100" when "01001",
				     "00010010" when "01011",
				     "00110110" when "01101",
				     "00111111" when "01111",
				     "10000000" when "10001",
				     "01000010" when "10011",
				     "01010000" when "10101",
				     "10000111" when "10111",
				     "01010000" when "11001",
				     "01010010" when "11011",
				     "11111000" when "11101",
				     "11111111" when "11111",
				     "00000000" when others;
	
	-- komparator adresu sprite
	Spr1_hen <= '1' when (Cnth >= Spr1_h and CntH <= Spr1_h + 31) else '0';
	Spr1_ven <= '1' when (CntV >= Spr1_v and CntV <= Spr1_v + 31) else '0';
	Spr1_en  <= Spr1_hen and Spr1_ven;
	
	-- licznik kolumn i wierszy sprite
	process(Clk, Spr1_ven, Spr1_hen)
	begin
		if Spr1_ven = '0' then
			Spr_cnt <= (others => '0');
		elsif Spr1_hen = '0' then
			Spr_cnt(4 downto 0) <= (others => '0');
		elsif rising_edge(Clk) then
			if Cnt25 = 2 then
				Spr_cnt(4 downto 0) <= Spr_cnt(4 downto 0) + 1;
			end if;
			if EnV = '1' then
				Spr_cnt(9 downto 0) <= Spr_cnt(9 downto 0) + 1;
			end if;
		end if;
	end process;
	
	-- przypisanie adresu sprite
	Spr_rd_a <= "0000" & Spr_cnt(9 downto 6) & Spr_cnt(4 downto 1);
	
end Behavioral;

Witam.

Projekt rozwijam na układzie spartan xc3s50a. W kodzie inspirowałem się układem vic-II z commodore c64. Moje informacje na temat tego układu są nie szczegółowe i dotyczą jego funkcjonalności (nie widzę potrzeby by zagłębiać się w głębiej w działanie vic). sugerowałem się wpisywaniem znaków i ich wyświetlaniem, duszkami. projekt jest w fazie rozwoju i nie jest kompletny. Względem poprzedniego kodu poprawiłem synchronizację zapisu do sram i odczytu danych z sram. sram to bufor (tablica) obrazu 1024x512 pixeli 256 kolorów każdy. Dodałem przewijanie poziome i pionowe tablicy obrazu zapisanego w sram. dodałem tez możliwość wpisania znaku z klawiatury po wcześniejszym podaniu współrzędnych znaku. 64byte ( bitmapa znaku), 256 kolorów dla tła i znaku, są automatycznie wpisywane z tablicy znaków rom do sram. Dopisałem obsługę sprite z dekoderem pozycji. sprite wyświetlany jest w rozdzielczości 32x32 pixele o 16 kolorach każdy. Pozostała pamięć bram 4096x8 pozwala na wyświetanie 16 sprite. jak wcześniej napisałem projekt w fazie rozwoju i w niedalekim czasie dopisze nowe funkcje takie jak kolizje sprite i priorytet wyświetlania. piszę projekt w ise 14.6 i mój vhdl nie może być tak nowoczesny jak w vivado

zdjęcie niezainicjowanego obrazu (pamięć sram po włączeniu zasilania ma zapisane losowe wartości)

Zdjęcie zainicjowanej pamięci sram (użyłem funkcji Cls) w lewym górnym rogu ( widoczny kwadrat...) modyfikowałem tymczasowo kod dla wyświetlenia sprite 32x32 pixele

na ostatnim zdjęciu moja nowa platforma testowa spartan 3 z układem xc3s400, 5 kości sram 512kx8 i inne peryferia użyte do testów.

pozdrawiam

Edytowano 1 marca przez kroszkanorber

kroszkanorber · 28 lutego

Architektura modułu VGA 640×480 (Spartan‑3, SRAM 512 kB)

Poniższy moduł to kompletny silnik graficzny pracujący w standardzie VGA 640×480 @ 60 Hz, z pełnym framebufferem w zewnętrznej pamięci SRAM 512 kB, obsługą sprite’a, przewijaniem obrazu i własną tablicą znaków. Całość działa na zegarze 100 MHz i nie korzysta z żadnych IP‑core’ów – wszystko jest napisane w czystym VHDL.

1. Generacja sygnałów VGA. Moduł generuje sygnały zgodne z klasycznym standardem VGA: 25 MHz pixel clock (dzielnik z 100 MHz), CntH 0–799 – licznik kolumn, CntV 0–524 – licznik wierszy, HSYNC aktywny w zakresie 656–752, VSYNC aktywny w zakresie 490–492, obszar widoczny 640×480, reszta wygaszona. Sygnały synchronizacji i blankingu są generowane sprzętowo na podstawie liczników.

2. Framebuffer w SRAM 512 kB. Obraz jest przechowywany w zewnętrznej pamięci 512 kB × 8 bit. Moduł generuje: RAM_ADDR – 19‑bitowy adres, RAM_DATA – magistralę danych, RAM_OE / RAM_WE – sterowanie odczytem i zapisem. Odczyt odbywa się w czasie rzeczywistym podczas generowania obrazu. Zapis jest wykonywany w oknach czasowych, aby nie zakłócać odczytu.

3. Interfejs sterujący (pod przyszłe MCU 16‑bit). Moduł ma prosty interfejs: WR – impuls L→H wyzwalający zapis, SEL_IN[4:0] – wybór jednej z 32 komend, DATA_IN[15:0] – dane 16‑bitowe, BUSY – sygnał zajętości. Pozwala to na łatwe sterowanie grafiką z zewnętrznego procesora (w przyszłości własny MCU 16‑bit).

4. Scroll poziomy i pionowy. Moduł posiada rejestry: ScrollH (10 bit) – przesunięcie poziome, ScrollV (9 bit) – przesunięcie pionowe. Przesunięcie jest dodawane do liczników CntH i CntV, co daje płynne przewijanie całego obrazu bez zmiany zawartości pamięci.

5. Sprite engine (1 sprite 16×16, 16 kolorów). Wbudowana pamięć BRAM (4 kB) przechowuje dane sprite’a. Moduł obsługuje: pozycję sprite’a (h/v), maskowanie, kolor 16‑poziomowy (4 bity), priorytet nad tłem. Sprite jest nakładany na obraz w czasie rzeczywistym.

6. Generator znaków (ROM 2 kB). W module znajduje się tablica znaków: 256 znaków × 8 wierszy, pełne polskie znaki (ą, ę, ś, ć, ł, ż, ź, ó, ń), zapisane jako stała ROM w VHDL. Pozwala to na sprzętowe wyświetlanie tekstu bez udziału procesora.

7. Obsługa czyszczenia ekranu i zapisu pikseli. Moduł posiada trzy tryby zapisu: CLS – czyszczenie całej pamięci SRAM, CHAR – zapis znaku z ROM do framebuffer’a, WE – zapis pojedynczego piksela. Każdy tryb ma własny generator adresów i licznik iteracji.

8. Pipeline wyjściowy RGB. Wyjście RGB (8 bitów: R3 G3 B2) jest wybierane według priorytetu: sprite (jeśli aktywny), dane z SRAM, czarne tło poza obszarem widocznym. Sygnały HS/VS i RGB są aktualizowane w fazie Cnt25 = 0, co zapewnia stabilny timing.

9. Co jest już gotowe. pełne timingi VGA 640×480, odczyt z SRAM w czasie rzeczywistym, zapis pikseli, znaków i czyszczenie ekranu, scroll H/V, sprite 16×16, tablica znaków z polskimi literami, interfejs sterujący pod MCU.

10. Co planuję dodać. priorytety wielu sprite’ów, wykrywanie kolizji, paletę kolorów (LUT), tilemapę 8×8 lub 16×16, tryb tekstowy 80×30,DMA z MCU.

Jeśli ktoś chce się pobawić grafiką na FPGA bez użycia gotowych IP‑core’ów, to ten moduł jest dobrym punktem startowym. Konstrukcja jest w pełni otwarta i można ją rozwijać w dowolnym kierunku

┌────────────┐
│ VGA_640x480 │
└────────────┘
│
▼
┌───────────┐
│ CLK 100 MHz │
└───────────┘
│
▼
┌───────────┐
│ Dzielnik 25 MHz│
└───────────┘
│
▼
┌──────────────────────┐
│ Liczniki CntH / CntV │
│ - generacja pozycji piksela │
│ - okna HSYNC / VSYNC / BLANK │
└──────────────────────┘
│
▼
┌────────────────────────────┐
│ Generator adresu RAM │
│ - ScrollH / ScrollV │
│ - Addrmux (adres odczytu) │
│ - Addrreg (adres zapisu) │
└────────────────────────────┘
│
▼
┌─────────────────────┐
│ SRAM 512 kB │
│ - RAM_ADDR (19 bit) │
│ - RAM_DATA (8 bit) │
│ - RAM_OE / RAM_WE │
└─────────────────────┘
│
▼
┌──────────────────────────┐
│ MUX koloru wyjściowego │
│ - Sprite (jeśli aktywny) │
│ - Dane z RAM │
│ - Czarne tło poza obszarem │
└──────────────────────────┘
│
▼
┌────────────────────┐
│ Wyjście VGA: RGB / HS / VS │
└────────────────────┘

┌─────────────────────────┐
│ Sprite Engine │
│ - BRAM 4 kB (16×16, 16 kolorów) │
│ - Spr1_h / Spr1_v (pozycja) │
│ - Spr_cnt (licznik pikseli) │
│ - Spr_rgb (kolor sprite’a) |
└─────────────────────────┘

┌────────────────────────┐
│ Generator znaków │
│ - ROM 2 kB (256 znaków × 8 linii) │
│ - Charaddr (adres piksela znaku) │
│ - CHcolor (kolor znaku) │
└────────────────────────┘

┌─────────────────────────┐
│ Interfejs sterujący MCU │
│ - WR (zatrzask komendy) │
│ - SEL_IN (5 bit – wybór polecenia) │
│ - DATA_IN (16 bit – dane) │
│ - BUSY (moduł zajęty) │
└─────────────────────────┘

Opis protokołu WR / SEL / DATA

Moduł VGA ma prosty interfejs sterujący, który pozwala na wysyłanie komend z zewnętrznego procesora (lub innego układu FPGA). Interfejs jest jednokierunkowy i poziomowy, bez zegara – działa na zasadzie „zatrzasku”.

Sygnały sterujące: WR – impuls L→H wyzwalający wykonanie komendy, SEL_IN[4:0] – numer komendy (0–31), DATA_IN[15:0] – dane 16‑bitowe, BUSY – informacja, czy moduł jest zajęty

Jak działa zapis. MCU ustawia: SEL_IN – numer komendy, DATA_IN – dane. MCU podaje impuls: WR = 0 → 1. Moduł VGA: zatrzaskuje dane, ustawia BUSY = 1, wykonuje operację (np. zapis piksela, zapis znaku, scroll, CLS), po zakończeniu ustawia BUSY = 0. MCU może wysłać kolejną komendę.

Przykładowe komendy (przykładowe znaczenie)

SEL_IN Funkcja Dane (DATA_IN)

0x00 Ustaw kolor tła[15:8] FG, [7:0] BG

0x01 Ustaw pozycję sprite’a H w [15:8], V w [7:0]

0x02 Zapis piksela adres w DATA_IN, kolor w rejestrze

0x03Zapis znak kod znaku + pozycja

0x04 Scroll poziomy DATA_IN[9:0]

0x05 Scroll pionowy DATA_IN[8:0]

0x06 CLS – czyszczenie ekran ignoruje DATA_IN

Przykład użycia (pseudokod MCU)

Kod

DATA_IN = 0x001F; -- kolor SEL_IN = 0x00; -- ustaw kolor WR = 1; WR = 0; -- impuls czekaj aż BUSY = 0;

Dlaczego ten protokół jest dobry. działa bez zegara – łatwy do podłączenia do dowolnego MCU, nie wymaga synchronizacji domen zegarowych, jest odporny na jitter, pozwala na rozbudowę (32 komendy), jest prosty do debugowania.

Tabela komend sterujących modułem VGA (WR / SEL / DATA)

Moduł VGA obsługuje 32 komendy, wybierane przez SEL_IN[4:0]. Każda komenda jest wykonywana po impulsie WR = 0 → 1. W trakcie wykonywania operacji moduł ustawia BUSY = 1.

Poniżej znajduje się pełna tabela komend, zgodna z aktualną architekturą modułu.

Lista komend (SEL_IN → funkcja)

SELNazwa komendyOpis działaniaFormat DATA_IN

0x00Ustaw kolor FG/BGUstawia kolor obrazu i tła[15:8] FG, [7:0] BG

0x01 Ustaw pozycję sprite’a Ustawia pozycję sprite’a 16×16[15:8] X, [7:0] Y

0x02 Zapis piksela Zapisuje 1 piksel do SRAM[15:0] adres lub współrzędne

0x03 Zapis znaku Rysuje znak z ROM w framebufferze[15:8] kod, [7:0] pozycja

0x04 Scroll poziomy Ustawia przesunięcie poziome[9:0] ScrollH

0x05 Scroll pionowy Ustawia przesunięcie pionowe[8:0] ScrollV

0x06 CLS (Clear Screen)Czyści cały framebuffer SRAM ignorowane

0x07 Zapis do sprite RAM Zapisuje bajt do BRAM sprite’a[15:12] adres, [7:0] dane

0x08 Ustaw kolor sprite’a Ustawia paletę sprite’a[7:0] kolor

0x09 Ustaw adres zapisu Ustawia rejestr adresu RAM[18:0] adres (w 2 cyklach)

0x0A Zapis kolejnego bajtu Zapisuje bajt pod aktualny adres[7:0] dane

0x0B Inkrementuj adres Przesuwa adres o +1ignorowane

0x0C Ustaw CHcolor Kolor znaków (tekst)[7:0] kolor

0x0D Ustaw FGcolor Kolor obrazu[7:0] kolor

0x0E Ustaw BGcolor Kolor tła[7:0] kolor

0x0F Rezerwacja wolne—

SEL 0x10–0x1F – wolne, do przyszłych funkcji:

tilemapa, kolizje, priorytety sprite’ów, DMA, paleta kolorów.

Opis działania komend

0x00 – Ustaw kolor FG/BG

Ustawia dwa kolory jednocześnie:

FG – kolor obrazu (pikseli),

BG – kolor tła.

0x01 – Pozycja sprite’a

Ustawia współrzędne sprite’a 16×16:

X w DATA_IN[15:8],

Y w DATA_IN[7:0].

0x02 – Zapis piksela

Zapisuje pojedynczy piksel do SRAM. Adres może być:

bezpośredni (19 bitów),

lub wyliczany przez MCU.

0x03 – Zapis znaku

Rysuje znak z ROM (8×8) w framebufferze.

0x04 / 0x05 – Scroll H/V

Przesuwa cały obraz bez zmiany zawartości RAM.

0x06 – CLS

Czyści cały framebuffer (512 kB). Moduł ustawia BUSY = 1 na czas operacji.

0x07 – Zapis do sprite RAM

Zapisuje bajt do BRAM sprite’a (4 kB).

0x08 – Kolor sprite’a

Ustawia kolor sprite’a (8 bitów).

0x09 / 0x0A / 0x0B – Tryb ręcznego zapisu RAM

Pozwala MCU zapisywać RAM jak zwykłą pamięć:

0x09 – ustaw adres

0x0A – zapisz bajt

0x0B – inkrementuj adres

Idealne do szybkiego ładowania grafik.

pozdrawiam

Edytowano 1 marca przez kroszkanorber

kroszkanorber · 6 marca

Witam

Projekt finalny musiałem okroić do 8 sprite ze względu na ograniczone zasoby xc3s50a i zrezygnowałem z generatora kolizji. Zacznę od generatora kolizji: W moim założeniu kolizja miała występować gdy aktywny piksel sprite x pokrywa się z aktywnym pikselem sprite y. Jest to możliwe do realizacji i odczycie, ale forma dekodera musi przebiegać sekwencyjnie i nie mieści się w mojej architekturze opartej na 4 taktach zegara 100MHz/ 1 cykl = 25MHz. Projekt opiera się na wbudowanych pamięciach bram i lut więc nigdy nie będzie odzwierciedlać oryginalnej integracji układu vic II (pomijając fakt sygnałów propagacji w układach z lat 80 i dzisiejszych, dla mnie dwa różne światy). Podsumowując , generator sprite nie jest w stanie odczytać pozycji aktualnie zainicjowanego piksela dla każdego sprite i wybór jest priorytetowy, ze względu na ograniczenia układu, który nie jest vic II.

Wracając do tematu... Zapis kolejnego znaku asci się nie zmienił i po podaniu współrzędnych x , y dla lewego górnego rogu i następnie podaniu komendy Char, następuje automatyczny zapis jako format bitmap w rozdzielczości 8 * 8 pikseli. Taką komendą zapisujemy tylko 1 zank. w przyszłości podam uniwersalny wzór na renderowanie tekstu z poziomu kontrolera (w komputerach za kontrolę tekstu odpowiedzialny jest software i ma to uzasadnienie w postaci np. zmiany wymiarów okna... idt...) Niemniej jest to do ogarnięcia w prosty sposób, a słowem kluczowym jest endline i inne podobne znaki asci na początku, czyli od X"00" do X"33" (listę kodów asci przerabiam z PS2ScanCodeSet2 i będzie tez niedługo dostępna).

Kod dla licznika kolumn i wierszy dla generatora sprite:

Sygnał Size oznacza "zwielokrotnienie" piksela dla licznika wierszy i kolumn. gdy = 0 Liczniki liczą co jeden Piksel. gdy = 2 liczą co drugi piksel co powoduje dwukrotne powiększenie. Size jest 2 bitowy i możemy w ten sposób powielać piksel do 4 razy co daje 4 krotne powiększenie.

Sygnał Sprite_en oznacza, że oba liczniki są aktywne = 1.

Divv i Divh są dzielnikami liczników kolumn i wierszy i są porównywane z wartością size w celu uzyskania powiększenia.

EnV i EnH są sygnałami zezwolenia na inkrementację i są zsynchronizowane z licznikiem vga.

Spr_hen i Spr_ven są wejściami komparatorów dla górnej i lewej krawędzi sprite i odblokowują liczniki kolumn i wierszy wyświetlanego sprite.

Clk jest zegarem systemowym i w moim przypadku wynosi 100 MHz. (układ xc3s50a posiada mnożniki i można taki zegar uzyskać z generatora 25 MHz za pomocą wbudowanego DCM przez mnożenie * 4)

Spr_Cntv i Spr_Cnth to liczniki adresów piksela dla jednego sprite. Liczniki 4 bitowe liczą do 16. czyli mamy 16 * 16 pixeli na 1 sprite.

----------------------------------------------------------------------------------
-- Company: 
-- Engineer: 
-- 
-- Create Date:    20:47:02 03/02/2026 
-- Design Name: 
-- Module Name:    Sprite_cnt - Behavioral 
-- Project Name: 
-- Target Devices: 
-- Tool versions: 
-- Description: 
--
-- Dependencies: 
--
-- Revision: 
-- Revision 0.01 - File Created
-- Additional Comments: 
--
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity Sprite_cnt is
    Port ( Spr_hen : in  STD_LOGIC;
           Spr_ven : in  STD_LOGIC;
           Clk : in  STD_LOGIC;
           EnH : in  STD_LOGIC;
           EnV : in  STD_LOGIC;
           Size : in  STD_LOGIC_VECTOR (1 downto 0);
           Spr_en : out  STD_LOGIC;
           Spr_cnth : out  STD_LOGIC_VECTOR (3 downto 0);
           Spr_cntv : out  STD_LOGIC_VECTOR (3 downto 0)
			  );
end Sprite_cnt;

architecture Behavioral of Sprite_cnt is

	signal Divh : std_logic_vector (1 downto 0) := "00";
	signal Divv : std_logic_vector (1 downto 0) := "00";
	signal Cnth : std_logic_vector (4 downto 0) := "10000";
	signal Cntv : std_logic_vector (4 downto 0) := "10000";

begin
				

	Sprite_h : process(Clk, Spr_hen)
	begin
		if Spr_hen = '0' then
			Cnth(4) <= '0';
			Divh <= "00";
		elsif rising_edge(Clk) then
			if EnH = '1' then
				if Cnth(4) = '0' and Divh = Size then
					Cnth <= Cnth + 1;
				end if;
				if Divh = size then
					Divh <= "00";
				else
					Divh <= Divh + 1;
				end if;
			end if;
		end if;
	end process;
	
	Sprite_v : process(Clk, Spr_ven)
	begin
		if Spr_ven = '0' then
			Cntv(4) <= '0';
			Divv <= "00";
		elsif rising_edge(Clk) then
			if EnV = '1' then
				if Cntv(4) = '0' and Divv = Size then
					Cntv <= Cntv + 1;
				end if;
				if Divv = size then
					Divv <= "00";
				else
					Divv <= Divv + 1;
				end if;
			end if;
		end if;
	end process;
	
	Spr_cnth <= Cnth(3 downto 0);
	Spr_cntv <= CntV(3 downto 0);
	Spr_en   <= Cnth(4) nand CntV(4);

end Behavioral;

Pozdrawiam

kroszkanorber · 13 marca

witam.

Zmieniłem inicjację CharRom, by była zgodna z ascicode. poniżej gotowy plik.

-- tablica znaków CharRom
--
-- Implementacja BRAM FPGA SPARTAN 3
-- Adres 11 bit = 2048x8
--
-- przykład kodowania znaku 'A':
--
-- X"1C', X"22", X"22, X"22", X"3E", X"22", X"22", X"00"
--
--             0 1 2 3 4 5 6 7
--            _________________
-- X"1C"   0 | 0 0 0 1 1 1 0 0
-- X"22"   1 | 0 0 1 0 0 0 1 0
-- X"22"   2 | 0 0 1 0 0 0 1 0
-- X"22"   3 | 0 0 1 0 0 0 1 0
-- X"3E"   4 | 0 0 1 1 1 1 1 0
-- X"22"   5 | 0 0 1 0 0 0 1 0
-- X"22"   6 | 0 0 1 0 0 0 1 0
-- X"00"   7 | 0 0 0 0 0 0 0 0

-- adres(8 bitów) | bajty danych znaku (wybierane przez dolne 3 bity adresu) razem 11 bitów adresu
--00 = (górne 8 bitów)
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00", -- (dolne 3 bity)
--01
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--02
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--03
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--04
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--05
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--06
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--07
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--08
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--09
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--0A
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--0B
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--0C
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--0D
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--0E
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--0F
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

--10
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--11
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--12
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--13
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--14
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--15
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--16
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--17
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--18
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--19
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--1A
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--1B
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--1C
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--1D
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--1E
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--1F
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--20
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--21
	X"08", X"08", X"08", X"08", X"08", X"00", X"08", X"00", -- !

--22
	X"14", X"14", X"14", X"00", X"00", X"00", X"00", X"00", -- "
--23
	X"14", X"14", X"3E", X"14", X"3E", X"14", X"14", X"00", -- #
--24
	X"08", X"1E", X"28", X"1C", X"0A", X"3C", X"08", X"00", -- $
--25
	X"30", X"32", X"04", X"08", X"10", X"26", X"05", X"00", -- %
--26
	X"18", X"24", X"28", X"10", X"2A", X"24", X"1A", X"00", -- &

--27
	X"18", X"08", X"08", X"00", X"00", X"00", X"00", X"00", -- '
	X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--28
	X"04", X"08", X"10", X"10", X"10", X"08", X"04", X"00", -- (
	X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--29
	X"10", X"08", X"04", X"04", X"04", X"08", X"10", X"00", -- )
	X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--2A
	X"00", X"2A", X"1C", X"3E", X"1C", X"2A", X"00", X"00", -- *
--2B
	X"00", X"08", X"08", X"3E", X"08", X"08", X"00", X"00", -- +
--2C
	X"00", X"00", X"00", X"00", X"18", X"18", X"08", X"10", -- ,
--2D
	X"00", X"00", X"00", X"3E", X"00", X"00", X"00", X"00", -- -
--2E
	X"00", X"00", X"00", X"00", X"00", X"18", X"18", X"00", -- .
	
--2F
	X"00", X"02", X"04", X"08", X"10", X"20", X"00", X"00", -- /

--30
	X"1C", X"22", X"26", X"2A", X"32", X"22", X"1C", X"00", --0
--31
	X"08", X"18", X"08", X"08", X"08", X"08", X"1C", X"00", --1
--32
	X"1C", X"22", X"02", X"04", X"08", X"10", X"3E", X"00", --2
--33
	X"3E", X"04", X"08", X"04", X"02", X"22", X"1C", X"00", --3
--34
	X"04", X"0C", X"14", X"24", X"3E", X"04", X"04", X"00", --4
--35
	X"3E", X"20", X"3C", X"02", X"02", X"22", X"1C", X"00", --5
--36
	X"0C", X"10", X"20", X"3C", X"22", X"22", X"1C", X"00", --6
--37
	X"3E", X"22", X"04", X"08", X"10", X"10", X"10", X"00", --7
--38
	X"1C", X"22", X"22", X"1C", X"22", X"22", X"1C", X"00", --8
--39
	X"1C", X"22", X"22", X"1E", X"02", X"22", X"1C", X"00", --9
--3A
	X"00", X"00", X"18", X"18", X"00", X"18", X"18", X"00", -- :
--3B
	X"00", X"00", X"18", X"18", X"00", X"18", X"08", X"10", -- ;
--3C
	X"04", X"08", X"10", X"20", X"10", X"08", X"04", X"00", -- <
--3D
	X"00", X"00", X"3E", X"00", X"3E", X"00", X"00", X"00", -- =
--3E
	X"10", X"08", X"04", X"02", X"04", X"08", X"10", X"00", -- >
--3F
	X"1C", X"22", X"02", X"04", X"08", X"00", X"08", X"00", -- ?

--40
	X"1C", X"22", X"02", X"1A", X"2A", X"2A", X"1C", X"00", -- @
--41
	X"1C", X"22", X"22", X"22", X"3E", X"22", X"22", X"00", --A
--42
	X"3C", X"22", X"22", X"3C", X"22", X"22", X"3C", X"00", --B
--43
	X"1C", X"22", X"20", X"20", X"20", X"22", X"1C", X"00", --C
--44
	X"38", X"24", X"22", X"22", X"22", X"24", X"38", X"00", --D
--45
	X"3E", X"20", X"20", X"3C", X"20", X"20", X"3E", X"00", --E
--46
	X"3E", X"20", X"20", X"3C", X"20", X"20", X"20", X"00", --F
--47
	X"1C", X"22", X"20", X"2E", X"22", X"22", X"1E", X"00", --G
--48
	X"22", X"22", X"22", X"3E", X"22", X"22", X"22", X"00", --H
--49
	X"1C", X"08", X"08", X"08", X"08", X"08", X"1C", X"00", --I
--4A
	X"1C", X"04", X"04", X"04", X"04", X"24", X"18", X"00", --J
--4B
	X"22", X"24", X"28", X"30", X"28", X"24", X"22", X"00", --K
--4C
	X"20", X"20", X"20", X"20", X"20", X"20", X"3E", X"00", --L
--4D
	X"22", X"36", X"2A", X"22", X"22", X"22", X"22", X"00", --M
--4E
	X"22", X"22", X"32", X"2A", X"26", X"22", X"22", X"00", --N
--4F
	X"1C", X"22", X"22", X"22", X"22", X"22", X"1C", X"00", --O
--50
	X"3C", X"22", X"22", X"3C", X"20", X"20", X"20", X"00", --P
--51
	X"1C", X"22", X"22", X"22", X"2A", X"24", X"1A", X"00", --Q
--52
	X"3C", X"22", X"22", X"3E", X"28", X"24", X"22", X"00", --R
--53
	X"1E", X"20", X"20", X"1C", X"02", X"02", X"3C", X"00", --S
--54
	X"3E", X"08", X"08", X"08", X"08", X"08", X"08", X"00", --T
--55
	X"22", X"22", X"22", X"22", X"22", X"22", X"1C", X"00", --U
--56
	X"22", X"22", X"22", X"22", X"22", X"14", X"08", X"00", --V
--57
	X"22", X"22", X"22", X"2A", X"2A", X"2A", X"14", X"00", --W
--58
	X"22", X"22", X"14", X"08", X"14", X"22", X"22", X"00", --X
--59
	X"22", X"22", X"22", X"14", X"08", X"08", X"08", X"00", --Y
--5A
	X"3E", X"02", X"04", X"08", X"10", X"20", X"3E", X"00", --Z
--5B
	X"1C", X"10", X"10", X"10", X"10", X"10", X"1C", X"00", -- [
--5C
	X"00", X"20", X"10", X"08", X"04", X"02", X"00", X"00", -- \
--5D
	X"1C", X"04", X"04", X"04", X"04", X"04", X"1C", X"00", -- ]
--5E
	X"08", X"14", X"22", X"00", X"00", X"00", X"00", X"00", -- ^
--5F
	X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"3E", -- _

--60
	X"10", X"08", X"04", X"00", X"00", X"00", X"00", X"00", -- `
--61
	X"00", X"00", X"1C", X"02", X"1E", X"22", X"1E", X"00", --a
--62
	X"20", X"20", X"2C", X"32", X"22", X"22", X"3C", X"00", --b
--63
	X"00", X"00", X"1C", X"20", X"20", X"22", X"1C", X"00", --c
--64
	X"02", X"02", X"1A", X"26", X"22", X"22", X"1E", X"00", --d
--65
	X"00", X"00", X"1C", X"22", X"3E", X"20", X"1C", X"00", --e
--66
	X"0C", X"10", X"10", X"38", X"10", X"10", X"10", X"00", --f
--67
	X"00", X"00", X"1E", X"22", X"22", X"1E", X"02", X"1C", --g
--68
	X"20", X"20", X"2C", X"32", X"22", X"22", X"22", X"00", --h
--69
	X"08", X"00", X"18", X"08", X"08", X"08", X"1C", X"00", --i
--6A
	X"04", X"00", X"0C", X"04", X"04", X"04", X"24", X"18", --j
--6B
	X"20", X"20", X"24", X"28", X"30", X"28", X"24", X"00", --k
--6C
	X"18", X"08", X"08", X"08", X"08", X"08", X"1C", X"00", --l
--6D
	X"00", X"00", X"34", X"2A", X"2A", X"2A", X"2A", X"00", --m
--6E
	X"00", X"00", X"2C", X"32", X"22", X"22", X"22", X"00", --n
--6F
	X"00", X"00", X"1C", X"22", X"22", X"22", X"1C", X"00", --o
--70
	X"00", X"00", X"3C", X"22", X"22", X"3C", X"20", X"20", --p
--71
	X"00", X"00", X"1A", X"26", X"22", X"1E", X"02", X"02", --q
--72
	X"00", X"00", X"2C", X"32", X"20", X"20", X"20", X"00", --r
--73
	X"00", X"00", X"1E", X"20", X"1C", X"02", X"3C", X"00", --s
--74
	X"10", X"10", X"38", X"10", X"10", X"12", X"0C", X"00", --t
--75
	X"00", X"00", X"22", X"22", X"22", X"26", X"1A", X"00", --u
--76
	X"00", X"00", X"22", X"22", X"22", X"14", X"08", X"00", --v
--77
	X"00", X"00", X"22", X"22", X"2A", X"2A", X"14", X"00", --w
--78
	X"00", X"00", X"22", X"14", X"08", X"14", X"22", X"00", --x
--79
	X"00", X"00", X"22", X"22", X"22", X"1E", X"02", X"1C", --y
--7A
	X"00", X"00", X"3E", X"04", X"08", X"10", X"3E", X"00", --z
--7B
	X"04", X"08", X"08", X"10", X"08", X"08", X"04", X"00", -- {
--7C
	X"08", X"08", X"08", X"08", X"08", X"08", X"08", X"00", -- |
--7D
	X"10", X"08", X"08", X"04", X"08", X"08", X"10", X"00", -- }
--7E
	X"00", X"00", X"10", X"2A", X"04", X"00", X"00", X"00", -- ~
--7F
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

--80
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--81
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--82
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--83
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--84
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--85
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--86
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--87
X"04", X"2A", X"32", X"32", X"2A", X"26", X"22", X"00", --Ń
--88
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--89
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--8A
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--8B
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--8C
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--8D
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--8E
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--8F
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

--90
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--91
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--92
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--93
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--94
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--95
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--96
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--97
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--98
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--99
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--9A
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--9B
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--9C
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--9D
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--9E
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--9F
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

--A0
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--A1
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--A2
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--A3
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--A4
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--A5
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--A6
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--A7
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--A8
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--A9
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--AA
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--AB
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--AC
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--AD
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--AE
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--AF
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

--B0
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--B1
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--B2
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--B3
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--B4
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--B5
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--B6
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--B7
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--B8
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--B9
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--BA
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--BB
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--BC
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--BD
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--BE
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--BF
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

--C0
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--C1
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--C2
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--C3
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--C4
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--C5
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--C6
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--C7
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--C8
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--C9
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--CA
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--CB
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--CC
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--CD
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--CE
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--CF
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

--D0
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--D1
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--D2
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--D3
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--D4
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--D5
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--D6
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--D7
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--D8
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--D9
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--DA
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--DB
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--DC
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--DD
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--DE
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--DF
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

--E0
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--E1
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--E2
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--E3
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--E4
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--E5
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--E6
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--E7
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--E8
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--E9
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--EA
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--EB
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--EC
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--ED
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--EE
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--EF
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

--F0
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--F1
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--F2
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--F3
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--F4
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--F5
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--F6
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--F7
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--F8
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--F9
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--FA
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--FB
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--FC
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--FD
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--FE
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
--FF
X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00"
  );

pozdrawiam.

kroszkanorber · 29 czerwca

Cześć, chciałbym przedstawić mój kontroler VGA 640×480 napisany w VHDL, który korzysta z zewnętrznej pamięci SRAM 512k×8 jako VRAM. Projekt działa na zegarze 100 MHz i generuje sygnał VGA zgodny ze standardem VESA 640×480 @ 60 Hz.

1. Kontroler obsługuje:

odczyt danych pikseli z SRAM,
zapis danych do SRAM przez zewnętrzny port,
pipeline dwóch pikseli na cykl,
spłaszczanie adresu VRAM,
pełną synchronizację HSYNC/VSYNC,
12‑bitowy kolor (4bity R, 4bity G, 4bity B).

7

2. Format danych RGB

Każdy piksel ma 12 bitów:

R – 4 bity
G – 4 bity
B – 4 bity

Dwa piksele zapisane są w trzech bajtach:

Bajt 1 = R1 (4b), G1 (4b)
Bajt 2 = B1 (4b), B2 (4b)
Bajt 2 = R2 (4b), G2 (4b)

2. Format danych RGB

Każdy piksel ma 12 bitów:

R – 4 bity

G – 4 bity

B – 4 bity

Dwa piksele zapisane są w trzech bajtach:

Bajt Zawartość

1 R1 (4b), G1 (4b)
2 B1 (4b), B2 (4b)
3 R2 (4b), G2 (4b)

3. Pipeline Cnt25 (8 faz)

Kontroler działa w ośmiu fazach zegara 100 MHz:

Faza Opis

000 start cyklu, BUSY=1
001 odczyt bajtu 1 (R1,G1)
002 odczyt bajtu 2 (B1,B2)
003 odczyt bajtu 3 (R2,G2), wyświetlenie piksela 1
100 faza przejściowa
101 zapis do SRAM (okno 1)
110 zapis do SRAM (okno 2)
111 wyświetlenie piksela 2, BUSY=0

6. Spłaszczanie adresu VRAM

Adres VRAM jest liczony jako:

Adres = 960 * CntV + CntF

gdzie:

960 bajtów = dane jednego wiersza (640 pikseli × 1.5 bajta/piksel)
CntV = numer wiersza
CntF = licznik bajtów w wierszu

7. Interfejs VRAM (VGA_PORT)

Sygnały:

Sygnał Opis

WR zapis danych do kontrolera
RD odczyt danych z kontrolera
SEL[1:0] wybór rejestru
DIO[7:0] magistrala danych
BUSY sygnał zajętości

Zapis adresu:

Wystaw dane na DIO
Ustaw SEL
Wygeneruj impuls WR ≥ 10 ns

Zapis danych:

Wystaw dane na DIO
Ustaw SEL
Wygeneruj impuls WR ≥ 10 ns
Czekaj na BUSY=0

Odczyt danych:

Ustaw adres jak przy zapisie
Ustaw RD=1
Czekaj na BUSY=0
Odczytaj DIO

8. Kod źródłowy (VHDL)

----------------------------------------------------------------------------------
-- Company: 
-- Engineer: 
-- 
-- Create Date:    19:16:03 06/27/2026 
-- Design Name: 
-- Module Name:    VGA_640x480 - Behavioral 
-- Project Name: 
-- Target Devices: 
-- Tool versions: 
-- Description: 
--
--          ________            ______________              _______
--         |        | VWE  <-  |              | VGA_HS  -> |       |
--         | SRAM   | VOE  <-  |              | VGA_VS  -> |  VGA  |
--         | 512kx8 | VA   <-  |              |            |  RGB  | -> ( DAC -> monitor VGA )
--         |________| VD   <-> |     VGA      | VGA_RGB -> |_______|
--          ________           |  kontroler   |
--         |        | WR   ->  |              |
--         |  VGA   | RD   ->  |              |
--         |  PORT  | BUSY <-  |              |
--         |________| DIO  <-> |______________|
--
-- Format danych RGB:
--    Dane BGR kodowane są w trzech kolorach składowych o łącznej rozdzielczości 12 bit:
--       B = 4 bity (16 odcieni) - niebieski
--       G = 4 bity (16 odcieni) - zielony
--       R = 4 bity (16 odcieni) - czerwony
--
-- Kodowanie kolorów w pamięci SRAM:
--    Informacje o kolorach dwóch pikseli zapisane są w trzech bajtach:
--            Bajt 1                    Bajt 2                    Bajt 3
--    7  6  5  4  3  2  1  0  | 7  6  5  4  3  2  1  0  | 7  6  5  4  3  2  1  0
--    R1 R1 R1 R1 G1 G1 G1 G1 | B1 B1 B1 B1 B2 B2 B2 B2 | R2 R2 R2 R2 G2 G2 G2 G2
--
-- Dekodowanie pikseli:
--    Pixel 1 = R1, G1, B1 (łącznie 12 bit)
--    Pixel 2 = R2, G2, B2 (łącznie 12 bit)
--
-- Opis sygnałów:
--    BUSY - 1 oznacza, że kontroler przetwarza dane
--    DIO  - magistrala danych portu zewnętrznego (dwukierunkowa)
--    WR   - sygnał zapisu do kontrolera VGA (z portu zewnętrznego)
--    RD   - sygnał odczytu z kontrolera VGA (z portu zewnętrznego)
--    SEL  - wybór rejestru adresowego lub danych
--
--    VWE  - sygnał zapisu do pamięci SRAM (aktywny niski)
--    VOE  - sygnał odczytu z pamięci SRAM (aktywny niski)
--    VD   - magistrala danych pamięci SRAM (dwukierunkowa)
--    VA   - magistrala adresu pamięci SRAM
--
-- Zapis pojedynczego bajtu:
-- 1. Ustawiamy dane na porcie DIO
-- 2. Ustawiamy polecenie na linii SEL:
--       SEL = "00" - zapis danych koloru piksela
--       SEL = "01" - zapis dolnego bajtu adresu SRAM (bity 0-7)
--       SEL = "10" - zapis górnego bajtu adresu SRAM (bity 8-15)
--       SEL = "11" - zapis rozszerzenia adresu SRAM (bity 16-18)
-- 3. Generujemy impuls WR (WE) o długości minimum 10 ns
--
-- Odczyt pojedynczego bajtu:
-- 1. Zapisujemy adres piksela jak wyżej
-- 2. Ustawiamy RD = 1
-- 3. Czekamy na BUSY = 0
-- 4. Odczytujemy dane z magistrali DIO
--
-- Sekwencja przepływu danych w kontrolerze (Cnt25):
-- 1. Cnt25 = "000"
--       Liczniki VGA wskazują aktualną pozycję
--       WR lub RD = 1 -> BUSY = '1'
-- 2. Cnt25 = "001"
--       Odczyt bajtu 1 (R1,G1)
-- 3. Cnt25 = "010"
--       Odczyt bajtu 2 (B1,B2)
-- 4. Cnt25 = "011"
--       Odczyt bajtu 3 (R2,G2)
--       Wyświetlenie piksela 1 (B1,R1,G1)
-- 5. Cnt25 = "100"
--       Faza przejściowa
-- 6. Cnt25 = "101"
--       WeLatch = 1 -> zapis do SRAM (okno 1)
-- 7. Cnt25 = "110"
--       WeLatch = 1 -> zapis do SRAM (okno 2)
-- 8. Cnt25 = "111"
--       Wyświetlenie piksela 2 (B2,R2,G2)
--       BUSY = '0'
--
-- Odczyt składowych koloru z pamięci SRAM:
--    Cnt25 = 1 -> R1,G1
--    Cnt25 = 2 -> B1,B2
--    Cnt25 = 3 -> R2,G2
--
-- Sterowanie licznikiem adresu odczytu:
--    Cnt25 = 1 -> CntF + 1
--    Cnt25 = 2 -> CntF + 1
--    Cnt25 = 3 -> CntF + 1
--
-- Spłaszczanie adresu pamięci SRAM:
--    Adres = (960 * CntV) + CntF
--    gdzie 960 bajtów = dane dla całego wiersza (640 pikseli * 1.5 bajta/piksel)

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VGA_640x480 is
   port (
         -- zegar i reset systemowy
         Clk    : in    STD_LOGIC;
         -- sygnały vga
         VGA_HS : out   STD_LOGIC;
         VGA_VS : out   STD_LOGIC;
         VGA_B  : out   STD_LOGIC_VECTOR(3 downto 0);
         VGA_R  : out   STD_LOGIC_VECTOR(3 downto 0);
         VGA_G  : out   STD_LOGIC_VECTOR(3 downto 0);
         -- sygnały sram
         VOE    : out   STD_LOGIC;
         VWE    : out   STD_LOGIC;
         VD     : inout STD_LOGIC_VECTOR(7 downto 0);
         VA     : out   STD_LOGIC_VECTOR(18 downto 0);
         -- sygnały zapisu / odczytu sram dla urządzeń zewnętrznych
         BUSY   : out   STD_LOGIC;
         WE     : in    STD_LOGIC;
         RD     : in    STD_LOGIC;
         SEL    : in    STD_LOGIC_VECTOR(1 downto 0);
         DIO    : inout STD_LOGIC_VECTOR(7 downto 0)
         );
end VGA_640x480;

architecture Behavioral of VGA_640x480 is

   signal H, V, BL, EnH, EnV, WrEn, WePrev, WeEdge, WeLatch : std_logic;
   signal Cnt25 : std_logic_vector(2 downto 0);
   signal CntH, CntV, CntF : std_logic_vector(9 downto 0);
   signal B1, B2, R1, R2, G1, G2 : std_logic_vector(3 downto 0);
   signal MemFlat, Addr : std_logic_vector(18 downto 0);
   signal DoReg, DiReg : std_logic_vector(7 downto 0);
   signal CntB : std_logic_vector(1 downto 0);

begin
   --dzielnik częstotliwości Clk = 100MHz
   process(CLK)
   begin
      if rising_edge(CLK) then
         Cnt25 <= Cnt25 + 1;
      end if;
   end process;

   EnH <= '1' when (Cnt25(1 downto 0) = 3) else '0';  --EnH = 100MHz/4 = 25MHz

   --licznik kolumn
   process(CLK)
   begin
      if rising_edge(CLK) then
         if EnH = '1' then
            if CntH = 799 then
               CntH <= (others => '0');
            else
               CntH <= CntH + 1;
            end if;
         end if;
      end if;
   end process;

   EnV <= '1' when (CntH = 799 and Cnt25(1 downto 0) = 3) else '0';  --EnV = 25MHz/800 = 31,25kHz

   --licznik wierszy
   process(CLK)
   begin
      if rising_edge(CLK) then
         if EnV = '1' then
            if CntV = 524 then
               CntV <= (others => '0');
            else
               CntV <= CntV + 1;
            end if;
         end if;
      end if;
   end process;

   --dekoder synchronizacji poziomej
   H  <= '0' when ((CntH > 655) and (CntH < 753)) else '1';

   --dekoder synchronizacji pionowej
   V  <= '0' when ((CntV > 489) and (CntV < 493)) else '1';

   --dekoder wygaszania obrazu poza obszarem wyświetlanym
   Bl <= '0' when ((CntH > 639) or  (CntV > 479)) else '1';

   -- wyświetlanie obrazu
   process(CLK)
   begin
      if rising_edge(CLK) then
         if Cnt25(1 downto 0) = 3 then
            if Bl = '0' then
               VGA_B <= (others => '0');
               VGA_R <= (others => '0');
               VGA_G <= (others => '0');
            else
               if Cnt25(2) = '0' then
                  VGA_B <= B1;
                  VGA_R <= R1;
                  VGA_G <= G1;
               else
                  VGA_B <= B2;
                  VGA_R <= R2;
                  VGA_G <= G2;
               end if;
            end if;
            VGA_HS <= H;
            VGA_VS <= V;
         end if;
      end if;
   end process;
   
   
   -- odczyt 12 bitowego słowa o kolorze pixela z pamięci sram
   process(CLK)
   begin
      if rising_edge(CLK) then
         if EnV = '1' then
            CntF <= (others => '0');
         end if;
         if Cnt25 = 1 then
            R1 <= VD(7 downto 4);
            G1 <= VD(3 downto 0);
            CntF <= CntF + 1;
         end if;
         if Cnt25 = 2 then
            B1 <= VD(7 downto 4);
            B2 <= VD(3 downto 0);
            CntF <= CntF + 1;
         end if;
         if Cnt25 = 3 then
            R2 <= VD(7 downto 4);
            G2 <= VD(3 downto 0);
            CntF <= CntF + 1;
         end if;
      end if;
   end process;
   
   -- spłaszczanie pamięci sram
   MemFlat <= ("1111000000" * CntV(8 downto 0)) + CntF; -- 640 + 320 = 960
   
   -- dekoder sygnału sterującego liniami sygnałowymi do sram
   --       sygnał zapisu występuje tylko gdy:
   --    1. Cnt25(2) = 1 jest w fazie drugiego pixela
   --    2. WeLatch = 1 sygnał zapisu jest aktywny
   --    3. CntB(0) xor CntB(1) = 1 okno zapisu 2 takty = 20 ns
   --    4. SEL(0) or SEL(1) = "00" wybór instrukcji wskazuje na zapis do sram
   --    5. RD = 0 sygnał odczytu nie jest aktywny
   WrEn <= Cnt25(2) and  WeLatch and (CntB(0) xor CntB(1)) and not (SEL(0) or SEL(1) or RD);
   
   -- wybór adresu dla sram
   VA   <= Addr when (Cnt25(2) = '1') else MemFlat;
   
   -- sterowanie portem danych sram
   VOE  <= WrEn;
   
   -- sterowanie zapisem do sram
   VWE  <= not WrEn;
   
   -- dekoder sygnału zajętości podczas przetwarzania danych
   BUSY <= CntB(0) xor CntB(1);
   
   -- sterowanie kierunkiem przepływu danych do pamięci sram
   VD   <= DiReg when (WrEn = '1') else (others => 'Z');
   
   -- kierowanie kierunkiem przepływu danych w porcie komunikacyjnym
   DIO  <= DoReg when ((RD = '1') and (WE= '0')) else (others => 'Z');
   
   -- licznik dla sygnału zajętości i długości zapisu / odczytu w drugiej fazie
   process(CLK)
   begin
      if rising_edge(CLK) then
         if ((WE = '0') or (RD = '0')) then
            CntB <= (others => '0');
         elsif (CntB = 0) then
               CntB <= CntB + 1;
         elsif ((Cnt25 = 3) and (CntB = 1)) then
               CntB <= CntB + 1;
         elsif ((Cnt25 = 7) and (CntB = 2)) then
               CntB <= CntB + 1;
         end if;
      end if;
   end process;
   
   -- odczyt danych z pamięci sram
   process(CLK)
   begin
      if rising_edge(CLK) then
         if (Cnt25 = 7) then
            DoReg <= VD;
         end if;
      end if;
   end process;
   
   -- zatrzask sygnału WE
   process(CLK)
   begin
      if rising_edge(CLK) then
         if WE = '1' then
            WeLatch <= '1';
         elsif CntB = 3 then
            WeLatch <= '0';
         end if;
      end if;
   end process;
   
   -- zapis danych do rejestrów
   process(CLK)
   begin
      if rising_edge(CLK) then
         WeEdge <= WE and not WePrev; -- wykrycie zbocza narastającego WE
         WePrev <= WE;
         if (WeEdge = '1') then -- zapis adresu przy narastającym zboczu sygnału
            case SEL is
               when "01"   => Addr(7 downto 0)   <= DIO;
               when "10"   => Addr(15 downto 8)  <= DIO;
               when "11"   => Addr(18 downto 16) <= DIO(2 downto 0);
               when others => DiReg              <= DIO;
            end case;
         end if;
      end if;
   end process;

end Behavioral;

Synteza przeszła poprawnie bez ostrzeżeń i błędów:

Uwagi praktyczne:

Port DIO jest dwukierunkowy — kierunek magistrali zależy od sygnału RD. Gdy RD=1, kontroler wystawia dane na DIO. Gdy RD=0, kontroler ustawia DIO w stan wysokiej impedancji (Z).
Kontroler sam zarządza pamięcią SRAM — urządzenia zewnętrzne nie mają bezpośredniego dostępu do SRAM. Dzięki temu nie ma ryzyka kolizji na magistrali VD.
Zatrzask sygnału WE działa po ok. 10 ns — oznacza to, że kontroler można sterować praktycznie dowolnym mikrokontrolerem (Arduino, AVR, PIC, STM32, ESP32, AGNES). Minimalny czas impulsu WE jest bardzo krótki.
Jeśli impuls WE jest zbyt długi, kontroler sam rozpozna koniec okna zapisu i zakończy operację poprawnie. Nie ma ryzyka „zawieszenia” zapisu.
Sygnał RD musi być utrzymywany w stanie wysokim aż do momentu pojawienia się danych na porcie DIO. Moment gotowości danych jest sygnalizowany przez BUSY = 0. Kontroler sam rozpoznaje koniec okna odczytu.

kroszkanorber · w środę o 20:17

Kontroler VGA podobny do HD44780

Ten wpis jest próbą stworzenia karty graficznej udającej kontrolerHD44780. Ze względu na popularność układu zamontowanego w wyświetlaczach dotmatrix (LCD) zaprojektowałem rozszerzoną wersję z generatorem sygnałów zgodnych z VGA 640x480. Karta graficzna posiada identyczne sygnały sterujące i komendy o podobnej logice.

Różnice między HD44780 i kontrolerem VGA:

Tło znaków to obraz o rozdzielczości 640x480 i 12bit RGB dla kazdego piksela w formacie BBBBGGGGRRRR.
Kolor znaku 9bit rgb. Każdy znak jest zapisany w formacie asci + atrybut koloru (FFFFFFFF+BBBGGGRRR). Ilość znaków 2048

Schemat elektryczny:

Obraz 3D:

PCB:

PDF z małą dokumentacją podstawowych funkcji:

Kontroler VGA.pdf

Kod VHDL:


library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity TopModule is
    Port ( 
           CLK : in     STD_LOGIC;
           RS  : in     STD_LOGIC;
           RW  : in     STD_LOGIC;
           E   : in     STD_LOGIC;
           DB  : inout  STD_LOGIC_VECTOR (7 downto 0);
           WE  : out    STD_LOGIC;
           OE  : out    STD_LOGIC;
           A   : out    STD_LOGIC_VECTOR (18 downto 0);
           D   : inout  STD_LOGIC_VECTOR (7 downto 0);
           HS  : out    STD_LOGIC;
           VS  : out    STD_LOGIC;
           RGB : out    STD_LOGIC_VECTOR (11 downto 0)
          );
end TopModule;

architecture Behavioral of TopModule is

   COMPONENT InstructionDecoder
   PORT(
      CLK             : IN std_logic;
      RS              : IN std_logic;
      RW              : IN std_logic;
      E               : IN std_logic;   
      DB              : INOUT std_logic_vector(7 downto 0);
      CG_RAM_ADDR_WE  : INOUT std_logic_vector(10 downto 0);
      DD_RAM_ADDR_WE  : INOUT std_logic_vector(10 downto 0);
      ST_RAM_ADDR_WE  : INOUT std_logic_vector(18 downto 0);
      CURSOR_ON_OFF   : OUT std_logic;
      CURSOR_BLINK    : OUT std_logic;
      DISPLAY_ON_OFF  : OUT std_logic;
      CG_WRITE_ENABLE : OUT std_logic;
      DD_WRITE_ENABLE : OUT std_logic;
      ST_WRITE_ENABLE : OUT std_logic;
      CURSOR_SHAPE    : OUT std_logic_vector(1 downto 0);
      CURSOR_RGB      : OUT std_logic_vector(11 downto 0);
      RAM_DATA_WE     : OUT std_logic_vector(7 downto 0);
      DD_RAM_DATA_WE  : OUT std_logic_vector(16 downto 0)
      );
   END COMPONENT;
         
          

   COMPONENT CGRam
   PORT(
      CLK        : IN std_logic;
      CG_WE      : IN std_logic;
      DD_WE      : IN std_logic;
      CG_DI      : IN std_logic_vector(7 downto 0);
      DD_DI      : IN std_logic_vector(16 downto 0);
      CG_ADDR_RD : IN std_logic_vector(10 downto 0);
      DD_ADDR_RD : IN std_logic_vector(10 downto 0);
      CG_ADDR_WE : IN std_logic_vector(10 downto 0);
      DD_ADDR_WE : IN std_logic_vector(10 downto 0);          
      CG_DO      : OUT std_logic_vector(7 downto 0);
      DD_DO      : OUT std_logic_vector(16 downto 0)
      );
   END COMPONENT;

	COMPONENT VgaModule
	PORT(
		CLK : IN std_logic;          
		BLANC : OUT std_logic;
		H_SYNC : OUT std_logic;
		V_SYNC : OUT std_logic;
		END_LINE : OUT std_logic;
		END_FRAME : OUT std_logic;
		C_COUNTER : OUT std_logic_vector(2 downto 0);
		H_COUNTER : OUT std_logic_vector(9 downto 0);
		V_COUNTER : OUT std_logic_vector(8 downto 0)
		);
	END COMPONENT;
   
   signal BLANC, END_LINE, END_FRAME, H_S, V_S,
          CURSOR_ENABLE, CURSOR_CHOICE, CURSOR_ADDRESS_TRUE, R_COUNTER_ENABLE, FONT_ENABLE,
          CURSOR_ON_OFF, CURSOR_BLINK, DISPLAY_ON_OFF, CG_WRITE_ENABLE,
          DD_WRITE_ENABLE, ST_WRITE_ENABLE : std_logic;
   signal CURSOR_SHAPE                     : std_logic_vector(1 downto 0);
   signal C_COUNTER                        : std_logic_vector(2 downto 0);
   signal VGA_B, VGA_R, VGA_G,
          B1, B2, G1, G2, R1, R2           : std_logic_vector(3 downto 0);
   signal K_COUNTER                        : std_logic_vector(6 downto 0);
   signal CG_ROW_REGISTER, RAM_DATA_WE,
          CG_RAM_DATA_RD                   : std_logic_vector(7 downto 0);
   signal V_COUNTER, CG_RGB, R_COUNTER     : std_logic_vector(8 downto 0);
   signal H_COUNTER, F_COUNTER             : std_logic_vector(9 downto 0);
   signal CG_RAM_ADDR_WE, DD_RAM_ADDR_WE,
          CG_RAM_ADDR_RD, DD_RAM_ADDR_RD   : std_logic_vector(10 downto 0);
   signal DD_MEM_FLAT, CURSOR_RGB          : std_logic_vector(11 downto 0);
   signal DD_RAM_DATA_WE, DD_RAM_DATA_RD   : std_logic_vector(16 downto 0); 
   signal ST_MEM_FLAT, ST_RAM_ADDR_WE      : std_logic_vector(18 downto 0);

begin

	Inst_InstructionDecoder: InstructionDecoder PORT MAP(
		CLK => CLK,
		RS => RS,
		RW => RW,
		E => E,
		DB => DB,
		CURSOR_ON_OFF => CURSOR_ON_OFF,
		CURSOR_BLINK => CURSOR_BLINK,
		DISPLAY_ON_OFF => DISPLAY_ON_OFF,
		CG_WRITE_ENABLE => CG_WRITE_ENABLE,
		DD_WRITE_ENABLE => DD_WRITE_ENABLE,
		ST_WRITE_ENABLE => ST_WRITE_ENABLE,
		CG_RAM_ADDR_WE => CG_RAM_ADDR_WE,
		DD_RAM_ADDR_WE => DD_RAM_ADDR_WE,
		ST_RAM_ADDR_WE => ST_RAM_ADDR_WE,
		CURSOR_SHAPE => CURSOR_SHAPE,
		CURSOR_RGB => CURSOR_RGB,
		RAM_DATA_WE => RAM_DATA_WE,
		DD_RAM_DATA_WE => DD_RAM_DATA_WE
	);

	Inst_CGRam: CGRam PORT MAP(
		CLK => CLK,
		CG_WE => CG_WRITE_ENABLE,
		DD_WE => DD_WRITE_ENABLE,
		CG_DI => RAM_DATA_WE,
		DD_DI => DD_RAM_DATA_WE,
		CG_DO => CG_RAM_DATA_RD,
		DD_DO => DD_RAM_DATA_RD,
		CG_ADDR_RD => CG_RAM_ADDR_RD,
		DD_ADDR_RD => DD_RAM_ADDR_RD,
		CG_ADDR_WE => CG_RAM_ADDR_WE,
		DD_ADDR_WE => DD_RAM_ADDR_WE
	);

	Inst_VgaModule: VgaModule PORT MAP(
		CLK => CLK,
		BLANC => BLANC,
		H_SYNC => H_S,
		V_SYNC => V_S,
		END_LINE => END_LINE,
		END_FRAME => END_FRAME,
		C_COUNTER => C_COUNTER,
		H_COUNTER => H_COUNTER,
		V_COUNTER => V_COUNTER
	);


   -- wyświetlanie obrazu
   process(CLK)
   begin
      if rising_edge(CLK) then
         if C_COUNTER(1 downto 0) = "11" then -- zapis sygnałów co 4 cykle
            if ((BLANC = '0') or (DISPLAY_ON_OFF = '0')) then
               VGA_B <= (others => '0');
               VGA_R <= (others => '0');
               VGA_G <= (others => '0');
            elsif (C_COUNTER(2) = '0') then -- zapis sygnału w 4  cyklu
               if (CURSOR_ENABLE = '1') then
                  VGA_B <= CURSOR_RGB(11 downto 8);  -- kolor kursora
                  VGA_G <= CURSOR_RGB(7 downto 4);
                  VGA_R <= CURSOR_RGB(3 downto 0);
               elsif (FONT_ENABLE = '1') then
                  VGA_B <= CG_RGB(8 downto 6) & '1'; -- kolor znaku
                  VGA_G <= CG_RGB(5 downto 3) & '1';
                  VGA_R <= CG_RGB(2 downto 0) & '1';
               else
                  VGA_B <= B1; -- piksel_1-kolor
                  VGA_G <= G1;
                  VGA_R <= R1;
               end if;
            else                            -- zapis sygnału w 8  cyklu
               VGA_B <= B2;    -- piksel_2-kolor
               VGA_G <= G2;
               VGA_R <= R2;
            end if;
            HS <= H_S;
            VS <= V_S;
         end if;
      end if;
   end process;
   
   RGB <= VGA_B & VGA_G & VGA_R;
   
   -- odczyt 12 bitowego słowa o kolorze pixela z pamięci sram
   process(CLK)
   begin
      if rising_edge(CLK) then
         if END_FRAME = '1' then
            F_COUNTER <= (others => '0');
         end if;
         if C_COUNTER = "001" then
            B1 <= D(7 downto 4); -- bajt 1
            B2 <= D(3 downto 0);
            F_COUNTER <= F_COUNTER + 1;
         end if;
         if C_COUNTER = "010" then
            R1 <= D(7 downto 4); -- bajt 2
            G1 <= D(3 downto 0);
            F_COUNTER <= F_COUNTER + 1;
         end if;
         if C_COUNTER = "011" then
            R2 <= D(7 downto 4); -- bajt 3
            G2 <= D(3 downto 0);
            F_COUNTER <= F_COUNTER + 1;
         end if;
      end if;
   end process;
   
   -- spłaszczanie pamięci sram
   ST_MEM_FLAT <= ("1111000000" * V_COUNTER(8 downto 0)) + F_COUNTER; -- 640 + 320 = 960 * 480 = 460800
   
   -- okno zapisu danych do sram sterowanie adresem
   A <= ST_MEM_FLAT when (C_COUNTER(2) = '0') else ST_RAM_ADDR_WE;
   -- sterowanie portem zezwolenia danych sram
   OE <= ST_WRITE_ENABLE and C_COUNTER(2);
   -- sterownanie portem zezwolenia zapisu sram
   WE <= not (ST_WRITE_ENABLE and C_COUNTER(2));
   -- sterowanie portem danych do sram
   D <= RAM_DATA_WE when (C_COUNTER(2) = '1') else (others => 'Z');
   
   -- wykrywanie obszaru tekstu (od 40 linii do 440 linii)
   R_COUNTER_ENABLE <= '1' when ((V_COUNTER > "000101000") and (V_COUNTER < "110111000")) else '0';
   
   -- licznik wierszy tekstu i znaków
   process(CLK)
   begin
      if rising_edge(CLK) then
         if R_COUNTER_ENABLE = '0' then
            R_COUNTER <= (others => '0');
         elsif END_LINE = '1' then
            R_COUNTER <= R_COUNTER + 1;
         end if;
      end if;
   end process;
   
   -- odczyt pamięci ddram
   process(CLK)
   begin
      if rising_edge(CLK) then
         DD_MEM_FLAT <= ("1010000" * R_COUNTER(8 downto 4)) + H_COUNTER(9 downto 3); -- (80 * 25) = 2000
      end if;
   end process;
   
   DD_RAM_ADDR_RD <= DD_MEM_FLAT(10 downto 0) when DD_MEM_FLAT(11) = '0' else (others => '0');
   
   -- odczyt pamięci cgram (kod znaku & wiersz znaku)
   CG_RAM_ADDR_RD <= DD_RAM_DATA_RD(7 downto 0) & R_COUNTER(2 downto 0);
   
   --odczyt zawartości wiersza znaku
   process(CLK)
   begin
      if rising_edge(CLK) then
         if C_COUNTER(1 downto 0) = "10" then
            if H_COUNTER(2 downto 0) = "000" then
               CG_ROW_REGISTER <= CG_RAM_DATA_RD;
            else
               CG_ROW_REGISTER <= CG_ROW_REGISTER(6 downto 0) & '0';
            end if;
         end if;
      end if;
   end process;
   
   -- dekoder znaku
   FONT_ENABLE <= CG_ROW_REGISTER(7) and R_COUNTER_ENABLE;
   
   -- odczyt atrybutu koloru znaków
   CG_RGB <= DD_RAM_DATA_RD(16 downto 8);
   
   -- kursor licznik wyświetleń na 1 sekundę (2Hz)
   process(CLK)
   begin
      if rising_edge(CLK) then
         if END_FRAME = '1' then
            K_COUNTER <= K_COUNTER + 1;
         end if;
      end if;
   end process;
   
   -- dekoder zezwolenia na wyświetlanie kursora
   CURSOR_ENABLE <= (CURSOR_ON_OFF and CURSOR_CHOICE and CURSOR_ADDRESS_TRUE)
                xor (CURSOR_BLINK  and K_COUNTER(6));
   
   -- dekoder pozycji kursora (adres zapisu do ddram = adres odczytu ddram)
   CURSOR_ADDRESS_TRUE <= '1' when (DD_RAM_ADDR_WE = DD_MEM_FLAT(10 downto 0)) else '0';
   -- dekoder kształtu kursora (pionowa kreska za znakiem)
   with CURSOR_SHAPE select
   CURSOR_CHOICE <= (R_COUNTER(2) or R_COUNTER(1) or R_COUNTER(0)) and
                    (H_COUNTER(2) and H_COUNTER(1) and H_COUNTER(0))    when "01", -- kreska pionowa
                    (H_COUNTER(2) or H_COUNTER(1) or H_COUNTER(0)) and 
                    (R_COUNTER(2) and R_COUNTER(1) and R_COUNTER(0))    when "10", -- podłoga
                    '1'                                                 when "11", -- pełny kształt
                    '0'                                                 when others;


end Behavioral;


library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity InstructionDecoder is
    Port ( 
           -- zegar systemowy
           CLK             : in     STD_LOGIC;
           -- linie komunikacyjne dla kontrolera zewnętrznego
           RS              : in     STD_LOGIC;
           RW              : in     STD_LOGIC;
           E               : in     STD_LOGIC;
           DB              : inout  STD_LOGIC_VECTOR (7 downto 0);
           -- linie sygnałowe wewnętrzne
           CURSOR_ON_OFF   : out    STD_LOGIC;
           CURSOR_BLINK    : out    STD_LOGIC;
           DISPLAY_ON_OFF  : out    STD_LOGIC;
           CG_WRITE_ENABLE : out    STD_LOGIC;
           DD_WRITE_ENABLE : out    STD_LOGIC;
           ST_WRITE_ENABLE : out    STD_LOGIC;
           CG_RAM_ADDR_WE  : inout  STD_LOGIC_VECTOR (10 downto 0);
           DD_RAM_ADDR_WE  : inout  STD_LOGIC_VECTOR (10 downto 0);
           ST_RAM_ADDR_WE  : inout  STD_LOGIC_VECTOR (18 downto 0);
           CURSOR_SHAPE    : out    STD_LOGIC_VECTOR (1 downto 0);
           CURSOR_RGB      : out    STD_LOGIC_VECTOR (11 downto 0);
           RAM_DATA_WE     : out    STD_LOGIC_VECTOR (7 downto 0);
           DD_RAM_DATA_WE  : out    STD_LOGIC_VECTOR (16 downto 0)
          );
end InstructionDecoder;

architecture Behavioral of InstructionDecoder is

   -- priorytetowy dekoder wyboru instrukcji
	COMPONENT PriorityDecoder1x8
	PORT(
		Input : IN std_logic_vector(7 downto 0);          
		Output : OUT std_logic_vector(7 downto 0)
		);
	END COMPONENT;

   signal PRIORITY_OUT, DISPLAY_DATA, CLK_EDGE : std_logic_vector (7 downto 0);
   signal CG_RAM_ADDR_ID, DD_RAM_ADDR_ID : std_logic_vector (10 downto 0);
   signal FONT_COLOR, CURSOR_COLOR : std_logic_vector (8 downto 0);
   signal HD44780_FLAG_DECODER : std_logic_vector (16 downto 0);
   signal HD44780_REGISTER, ST_RAM_ADDR_ID : std_logic_vector (18 downto 0);
   signal CLEAR_ADDR : std_logic_vector (22 downto 0) := "10000000000000000000000";
   
   -- sygnały dekodera instrukcji HD44780
   signal INSTRUCTION, CURSOR_AT_HOME, ENTRY_MODE_SET, DISPLAY_ON_OFF_CONTROL, CURSOR_SHIFT,
          REGISTER_SET, ADDRESS_SET, DATA_RAM_WRITE_SET, DATA_WRITE, CLEAR_DISPLAY,
          I_D, W_S, R_L, DDW, CGW, STW, BF, CLS : std_logic;
   
begin

   -- konfiguracja portu danych (IN/OUT)
   DB <= DISPLAY_DATA when (RW = '1') else (others => 'Z');
   DISPLAY_DATA <= (BF & "0000000");
   BF <= '1' when (CLK_EDGE /= "00000000") or (CLEAR_ADDR(22) = '0') else '0';
   
   -- priorytetowy dekoder poleceń
	Inst_PriorityDecoder1x8: PriorityDecoder1x8 PORT MAP(
		Input => DB,
		Output => PRIORITY_OUT
	);

   --dekoder instrukcji
   CLEAR_DISPLAY          <= PRIORITY_OUT(0); -- " 0   0   0   0   0   0   0  CLS "
   CURSOR_AT_HOME         <= PRIORITY_OUT(1); -- " 0   0   0   0   0   0   1   *  "
   ENTRY_MODE_SET         <= PRIORITY_OUT(2); -- " 0   0   0   0   0   1   AI I/D "
   DISPLAY_ON_OFF_CONTROL <= PRIORITY_OUT(3); -- " 0   0   0   0   1  DON CON CBL "
   CURSOR_SHIFT           <= PRIORITY_OUT(4); -- " 0   0   0   1  L/R  *   *   *  "
   REGISTER_SET           <= PRIORITY_OUT(5); -- " 0   0   1   B0  B1  B2 RGB RGB "
   ADDRESS_SET            <= PRIORITY_OUT(6); -- " 0   1  DDA CGA STA SHP SHP  *  "
   DATA_RAM_WRITE_SET     <= PRIORITY_OUT(7); -- " 1  DDW CGW STW  *   *   *   *  "
   INSTRUCTION            <= not RS and not RW;
   DATA_WRITE             <= RS and not RW;
   
   -- dekoder instrukcji bitowych
   HD44780_FLAG_DECODER(0)  <= ENTRY_MODE_SET and DB(1);         -- 1: automatyczna inkrementacja  0: automatyczna dekrementacja
   HD44780_FLAG_DECODER(1)  <= ENTRY_MODE_SET and DB(0);         -- 1: automatyczna inc/dec        0: brak
   
   HD44780_FLAG_DECODER(2)  <= DISPLAY_ON_OFF_CONTROL and DB(2); -- 1: włączenie wyswietlacza      0: wyłączenie wyswietlacza
   HD44780_FLAG_DECODER(3)  <= DISPLAY_ON_OFF_CONTROL and DB(1); -- 1: włączenie kursora           0: wyłączenie kursora
   HD44780_FLAG_DECODER(4)  <= DISPLAY_ON_OFF_CONTROL and DB(0); -- 1: migający kursor             0: brak migania kursora
   
   HD44780_FLAG_DECODER(5)  <= CURSOR_SHIFT and DB(3);           -- 1: przesuń kursor w prawo      0: przesuń kursor w lewo
   
   HD44780_FLAG_DECODER(6)  <= REGISTER_SET and DB(4);           -- 1: zapis bajt adresu 0         0: brak zapisu
   HD44780_FLAG_DECODER(7)  <= REGISTER_SET and DB(3);           -- 1: zapis bajt adresu 1         0: brak zapisu
   HD44780_FLAG_DECODER(8)  <= REGISTER_SET and DB(2);           -- 1: zapis bajt adresu 2         0: brak zapisu
   HD44780_FLAG_DECODER(9)  <= REGISTER_SET and DB(1);           -- 1: zapis koloru znaku          0: brak zapisu
   HD44780_FLAG_DECODER(10) <= REGISTER_SET and DB(0);           -- 1: zapis koloru kursora        0: brak zapisu
   
   HD44780_FLAG_DECODER(11) <= ADDRESS_SET and DB(5);            -- 1: zapis DDRAM (ADDR10..0)     0: brak zapisu adresu
   HD44780_FLAG_DECODER(12) <= ADDRESS_SET and DB(4);            -- 1: zapis CGRAM (ADDR10..0)     0: brak zapisu adresu
   HD44780_FLAG_DECODER(13) <= ADDRESS_SET and DB(3);            -- 1: zapis SRAM  (ADDR18..0)     0: brak zapisu adresu
   
   HD44780_FLAG_DECODER(14) <= DATA_RAM_WRITE_SET and DB(6);     -- 1: zapis danych do DDRAM       0: brak zapisu
   HD44780_FLAG_DECODER(15) <= DATA_RAM_WRITE_SET and DB(5);     -- 1: zapis danych do CGRAM       0: brak zapisu
   HD44780_FLAG_DECODER(16) <= DATA_RAM_WRITE_SET and DB(4);     -- 1: zapis danych do SRAM        0: brak zapisu
   
   -- sygnał wykrywający przesunięcie adresu DDRAM
   R_L <= (HD44780_FLAG_DECODER(5) and INSTRUCTION) or (I_D and DATA_WRITE);
   -- wynik inc/dec adresu pamięci CGRAM
   CG_RAM_ADDR_ID <= (CG_RAM_ADDR_WE + 1) when (I_D = '1') else (CG_RAM_ADDR_WE - 1);
   -- wynik inc/dec adresu pamięci DDRAM
   DD_RAM_ADDR_ID <= (DD_RAM_ADDR_WE + 1) when (R_L = '1') else (DD_RAM_ADDR_WE - 1);
   -- wynik inc/dec adresu pamięci SRAM
   ST_RAM_ADDR_ID <= (ST_RAM_ADDR_WE + 1) when (I_D = '1') else (ST_RAM_ADDR_WE - 1); 
   
   -- wykrycie narastającego zbocza sygnału E
   process(CLK)
   begin
      if rising_edge(CLK) then
         CLK_EDGE <= E & CLK_EDGE(7 downto 1);
      end if;
   end process;
   
   -- polecenia zgodne z HD44780
   process(CLK)
   begin
      if rising_edge(CLK) then
         -- narastające zbocze sygnału E
         if (CLK_EDGE = "10000000") then
         -- instrukcje kontrolne
            if ((INSTRUCTION = '1') and (CLS = '0')) then
               -- bit wyboru automatycznej inkremenrtacji/dekrementacji
               I_D <= HD44780_FLAG_DECODER(0);
               -- bit aktywacji automatycznej inkremenrtacji
               W_S <= HD44780_FLAG_DECODER(1);
               -- bit aktywacji wyświetlacza
               DISPLAY_ON_OFF <= HD44780_FLAG_DECODER(2);
               -- bit aktywacji kursora
               CURSOR_ON_OFF <= HD44780_FLAG_DECODER(3);
               -- bit aktywacji migania kursora
               CURSOR_BLINK <= HD44780_FLAG_DECODER(4);
               -- bit aktywacji zapisu danych do DDRAM
               DDW <= HD44780_FLAG_DECODER(14);
               -- bit aktywacji zapisu danych do CGRAM
               CGW <= HD44780_FLAG_DECODER(15);
               -- bit aktywacji zapisu danych do SRAM
               STW <= HD44780_FLAG_DECODER(16);
               -- czyszczenie ddram i sram
               if (CLEAR_DISPLAY = '1') then
                  CLS <= '1';
                  CLEAR_ADDR(22) <= '0';
               end if;
               -- kursor na początek = wyzerowanie adresu DD_RAM
               if (CURSOR_AT_HOME = '1') then
                  DD_RAM_ADDR_WE <= (others => '0');
               end if;
               -- przesunięcie kursora = przesunięcie adresu DD_RAM
               if (CURSOR_SHIFT = '1') then
                  DD_RAM_ADDR_WE <= DD_RAM_ADDR_ID;
               end if;
               -- zapis kształtu kursora
               if (ADDRESS_SET = '1') then
                  CURSOR_SHAPE <= DB(2 downto 1);
               end if;
               -- zapis danych przychodzących z zewnątrz do rejestrów wewnętrznych
               if (HD44780_FLAG_DECODER(6) = '1') then
                  HD44780_REGISTER(7 downto 0) <= DB;
               end if;
               if (HD44780_FLAG_DECODER(7) = '1') then
                  HD44780_REGISTER(15 downto 8) <= DB;
               end if;
               if (HD44780_FLAG_DECODER(8) = '1') then
                  HD44780_REGISTER(18 downto 16) <= DB(2 downto 0);
               end if;
               -- zapis informacji o kolorze znaku
               if (HD44780_FLAG_DECODER(9) = '1') then
                  FONT_COLOR <= HD44780_REGISTER(8 downto 0);
               end if;
               -- zapis informacji o kolorze kursora
               if (HD44780_FLAG_DECODER(10) = '1') then
                  CURSOR_COLOR <= HD44780_REGISTER(8 downto 0);
               end if;
               -- zapis adresu CGRAM
               if (HD44780_FLAG_DECODER(11) = '1') then
                  CG_RAM_ADDR_WE <= HD44780_REGISTER(10 downto 0);
               end if;
               -- zapis adresu DDRAM
               if (HD44780_FLAG_DECODER(12) = '1') then
                  DD_RAM_ADDR_WE <= HD44780_REGISTER(10 downto 0);
               end if;
               -- zapis adresu SRAM
               if (HD44780_FLAG_DECODER(13) = '1') then
                  ST_RAM_ADDR_WE <= HD44780_REGISTER;
               end if;
            -- sygnały zapisu do pamięci
            elsif ((DATA_WRITE = '1') and (CLS = '0')) then
               ST_WRITE_ENABLE <= STW;
               CG_WRITE_ENABLE <= CGW;
               DD_WRITE_ENABLE <= DDW;
            end if;
         end if;
         -- zapis danych (koniec procesu) automatyczna postinkrementacja/postdekrementacja włączona
         -- opadające zbocze sygnału E
         if ((CLK_EDGE = "00000001") and (CLS = '0')) then
            ST_WRITE_ENABLE <= '0';
            CG_WRITE_ENABLE <= '0';
            DD_WRITE_ENABLE <= '0';
            if ((DATA_WRITE = '1') and (W_S = '1') and (CLS = '0')) then
               -- automatyczna inkrementacja/dekrementacja
               if (CGW = '1') then
                  CG_RAM_ADDR_WE <= CG_RAM_ADDR_ID;
               end if;
               if (DDW = '1') then
                  DD_RAM_ADDR_WE <= DD_RAM_ADDR_ID;
               end if;
               if (STW = '1') then
                  ST_RAM_ADDR_WE <= ST_RAM_ADDR_ID;
               end if;
            end if;
         end if;
         -- czyszczenie pamięci
         if (CLS = '1') then
            ST_WRITE_ENABLE <= STW;
            DD_WRITE_ENABLE <= DDW;
            if (CLEAR_ADDR(22) = '1') then
               CLS <= '0';
               ST_WRITE_ENABLE <= '0';
               DD_WRITE_ENABLE <= '0';
            else
               CLEAR_ADDR <= CLEAR_ADDR + 1;
               DD_RAM_ADDR_WE <= CLEAR_ADDR(21 downto 11);
               ST_RAM_ADDR_WE <= CLEAR_ADDR(21 downto 3);
            end if;
         end if;
         
      end if;
   end process;
   
   -- przypisanie koloru i kodu ASCI znaku do wejścia DDRAM
   DD_RAM_DATA_WE <= FONT_COLOR & DB when (CLS = '0') else (others => '0');
   -- przypisanie danych do wejścia CGRAM i SRAM
   RAM_DATA_WE <= DB when (CLS = '0') else (others => '0');
   -- przypisanie coloru kursora
   CURSOR_RGB <= CURSOR_COLOR(8 downto 6) & '1' & CURSOR_COLOR(5 downto 3) & '1' & CURSOR_COLOR(2 downto 0) & '1';

end Behavioral;


library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity PriorityDecoder1x8 is
    Port ( Input : in  STD_LOGIC_VECTOR (7 downto 0);
           Output : out  STD_LOGIC_VECTOR (7 downto 0));
end PriorityDecoder1x8;

architecture Behavioral of PriorityDecoder1x8 is

   signal and1x8 : std_logic_vector(8 downto 0);

begin

   -- poziom górny(7,6,5,4)
   and1x8(8) <= not Input(7) and Input(6);
   and1x8(7) <= not Input(7) and not and1x8(8) and Input(5);
   and1x8(6) <= not Input(7) and not and1x8(8) and not and1x8(7) and Input(4);
   
   -- przeniesienie priorytetu do dolnego bloku
   and1x8(5) <= not Input(7) and not and1x8(8) and not and1x8(7) and not Input(4);
   
   -- poziom dolny (3,2,1,0)
   and1x8(4) <= and1x8(5) and Input(3);
   and1x8(3) <= and1x8(5) and not and1x8(4) and Input(2);
   and1x8(2) <= and1x8(5) and not and1x8(4) and not and1x8(3) and Input(1);
   
   -- przeniesienie priorytetu do najniższego poziomu
   and1x8(1) <= and1x8(5) and not and1x8(2);
   
   and1x8(0) <= and1x8(1) and not and1x8(4) and not and1x8(3) and Input(0);
   
   -- wyjście
   Output <= Input(7) & and1x8(8 downto 6) & and1x8(4 downto 2) & and1x8(0);


end Behavioral;


library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity CGRam is
    Port ( 
           CLK        : in   STD_LOGIC;
           CG_WE      : in   STD_LOGIC;
           DD_WE      : in   STD_LOGIC;
           CG_DI      : in   STD_LOGIC_VECTOR (7 downto 0);
           DD_DI      : in   STD_LOGIC_VECTOR (16 downto 0);
           CG_DO      : out  STD_LOGIC_VECTOR (7 downto 0);
           DD_DO      : out  STD_LOGIC_VECTOR (16 downto 0);
           CG_ADDR_RD : in   STD_LOGIC_VECTOR (10 downto 0);
           DD_ADDR_RD : in   STD_LOGIC_VECTOR (10 downto 0);
           CG_ADDR_WE : in   STD_LOGIC_VECTOR (10 downto 0);
           DD_ADDR_WE : in   STD_LOGIC_VECTOR (10 downto 0)
          );
end CGRam;

architecture Behavioral of CGRam is

   -- tablica tekstu (2048 znaków asci)
   type ram_ddtype is array (0 to 2047) of std_logic_vector (7 downto 0);   
	signal DD_RAM : ram_ddtype;
   -- tablica atrybutów tekstu (kolory znaku) (R 0:2), (G 3:5), (B 6:8)
   type ram_attrtype is array (0 to 2047) of std_logic_vector (8 downto 0);
	signal ATTR_RAM : ram_attrtype;
   -- tablica znaków (definicje znaków 8 x 8 pikseli)
   type ram_cgtype is array (0 to 2047) of std_logic_vector (7 downto 0);   
	signal CG_RAM : ram_cgtype:= (
   -- tablica znaków CharRom
      --
      -- Implementacja BRAM FPGA SPARTAN 3
      -- Adres 11 bit = 2048x8
      --
      -- przykład kodowania znaku 'A':
      --
      -- X"1C', X"22", X"22, X"22", X"3E", X"22", X"22", X"00"
      --
      --             0 1 2 3 4 5 6 7
      --            _________________
      -- X"1C"   0 | 0 0 0 1 1 1 0 0
      -- X"22"   1 | 0 0 1 0 0 0 1 0
      -- X"22"   2 | 0 0 1 0 0 0 1 0
      -- X"22"   3 | 0 0 1 0 0 0 1 0
      -- X"3E"   4 | 0 0 1 1 1 1 1 0
      -- X"22"   5 | 0 0 1 0 0 0 1 0
      -- X"22"   6 | 0 0 1 0 0 0 1 0
      -- X"00"   7 | 0 0 0 0 0 0 0 0

      -- adres(8 bitów) | bajty danych znaku (wybierane przez dolne 3 bity adresu) razem 11 bitów adresu
      --00 = (górne 8 bitów)
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00", -- (dolne 3 bity)
      --01
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --02
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --03
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --04
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --05
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --06
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --07
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --08
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --09
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --0A
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --0B
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --0C
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --0D
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --0E
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --0F
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

      --10
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --11
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --12
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --13
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --14
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --15
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --16
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --17
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --18
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --19
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --1A
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --1B
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --1C
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --1D
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --1E
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --1F
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      
      --20
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --21
         X"08", X"08", X"08", X"08", X"08", X"00", X"08", X"00", -- !
      --22
         X"14", X"14", X"14", X"00", X"00", X"00", X"00", X"00", -- "
      --23
         X"14", X"14", X"3E", X"14", X"3E", X"14", X"14", X"00", -- #
      --24
         X"08", X"1E", X"28", X"1C", X"0A", X"3C", X"08", X"00", -- $
      --25
         X"30", X"32", X"04", X"08", X"10", X"26", X"05", X"00", -- %
      --26
         X"18", X"24", X"28", X"10", X"2A", X"24", X"1A", X"00", -- &
      --27
         X"18", X"08", X"08", X"00", X"00", X"00", X"00", X"00", -- '
      --28
         X"04", X"08", X"10", X"10", X"10", X"08", X"04", X"00", -- (
      --29
         X"10", X"08", X"04", X"04", X"04", X"08", X"10", X"00", -- )
      --2A
         X"00", X"2A", X"1C", X"3E", X"1C", X"2A", X"00", X"00", -- *
      --2B
         X"00", X"08", X"08", X"3E", X"08", X"08", X"00", X"00", -- +
      --2C
         X"00", X"00", X"00", X"00", X"18", X"18", X"08", X"10", -- ,
      --2D
         X"00", X"00", X"00", X"3E", X"00", X"00", X"00", X"00", -- -
      --2E
         X"00", X"00", X"00", X"00", X"00", X"18", X"18", X"00", -- .
      --2F
         X"00", X"02", X"04", X"08", X"10", X"20", X"00", X"00", -- /

      --30
         X"1C", X"22", X"26", X"2A", X"32", X"22", X"1C", X"00", --0
      --31
         X"08", X"18", X"08", X"08", X"08", X"08", X"1C", X"00", --1
      --32
         X"1C", X"22", X"02", X"04", X"08", X"10", X"3E", X"00", --2
      --33
         X"3E", X"04", X"08", X"04", X"02", X"22", X"1C", X"00", --3
      --34
         X"04", X"0C", X"14", X"24", X"3E", X"04", X"04", X"00", --4
      --35
         X"3E", X"20", X"3C", X"02", X"02", X"22", X"1C", X"00", --5
      --36
         X"0C", X"10", X"20", X"3C", X"22", X"22", X"1C", X"00", --6
      --37
         X"3E", X"22", X"04", X"08", X"10", X"10", X"10", X"00", --7
      --38
         X"1C", X"22", X"22", X"1C", X"22", X"22", X"1C", X"00", --8
      --39
         X"1C", X"22", X"22", X"1E", X"02", X"22", X"1C", X"00", --9
      --3A
         X"00", X"00", X"18", X"18", X"00", X"18", X"18", X"00", -- :
      --3B
         X"00", X"00", X"18", X"18", X"00", X"18", X"08", X"10", -- ;
      --3C
         X"04", X"08", X"10", X"20", X"10", X"08", X"04", X"00", -- <
      --3D
         X"00", X"00", X"3E", X"00", X"3E", X"00", X"00", X"00", -- =
      --3E
         X"10", X"08", X"04", X"02", X"04", X"08", X"10", X"00", -- >
      --3F
         X"1C", X"22", X"02", X"04", X"08", X"00", X"08", X"00", -- ?

      --40
         X"1C", X"22", X"02", X"1A", X"2A", X"2A", X"1C", X"00", -- @
      --41
         X"1C", X"22", X"22", X"22", X"3E", X"22", X"22", X"00", --A
      --42
         X"3C", X"22", X"22", X"3C", X"22", X"22", X"3C", X"00", --B
      --43
         X"1C", X"22", X"20", X"20", X"20", X"22", X"1C", X"00", --C
      --44
         X"38", X"24", X"22", X"22", X"22", X"24", X"38", X"00", --D
      --45
         X"3E", X"20", X"20", X"3C", X"20", X"20", X"3E", X"00", --E
      --46
         X"3E", X"20", X"20", X"3C", X"20", X"20", X"20", X"00", --F
      --47
         X"1C", X"22", X"20", X"2E", X"22", X"22", X"1E", X"00", --G
      --48
         X"22", X"22", X"22", X"3E", X"22", X"22", X"22", X"00", --H
      --49
         X"1C", X"08", X"08", X"08", X"08", X"08", X"1C", X"00", --I
      --4A
         X"1C", X"04", X"04", X"04", X"04", X"24", X"18", X"00", --J
      --4B
         X"22", X"24", X"28", X"30", X"28", X"24", X"22", X"00", --K
      --4C
         X"20", X"20", X"20", X"20", X"20", X"20", X"3E", X"00", --L
      --4D
         X"22", X"36", X"2A", X"22", X"22", X"22", X"22", X"00", --M
      --4E
         X"22", X"22", X"32", X"2A", X"26", X"22", X"22", X"00", --N
      --4F
         X"1C", X"22", X"22", X"22", X"22", X"22", X"1C", X"00", --O
      --50
         X"3C", X"22", X"22", X"3C", X"20", X"20", X"20", X"00", --P
      --51
         X"1C", X"22", X"22", X"22", X"2A", X"24", X"1A", X"00", --Q
      --52
         X"3C", X"22", X"22", X"3E", X"28", X"24", X"22", X"00", --R
      --53
         X"1E", X"20", X"20", X"1C", X"02", X"02", X"3C", X"00", --S
      --54
         X"3E", X"08", X"08", X"08", X"08", X"08", X"08", X"00", --T
      --55
         X"22", X"22", X"22", X"22", X"22", X"22", X"1C", X"00", --U
      --56
         X"22", X"22", X"22", X"22", X"22", X"14", X"08", X"00", --V
      --57
         X"22", X"22", X"22", X"2A", X"2A", X"2A", X"14", X"00", --W
      --58
         X"22", X"22", X"14", X"08", X"14", X"22", X"22", X"00", --X
      --59
         X"22", X"22", X"22", X"14", X"08", X"08", X"08", X"00", --Y
      --5A
         X"3E", X"02", X"04", X"08", X"10", X"20", X"3E", X"00", --Z
      --5B
         X"1C", X"10", X"10", X"10", X"10", X"10", X"1C", X"00", -- [
      --5C
         X"00", X"20", X"10", X"08", X"04", X"02", X"00", X"00", -- \
      --5D
         X"1C", X"04", X"04", X"04", X"04", X"04", X"1C", X"00", -- ]
      --5E
         X"08", X"14", X"22", X"00", X"00", X"00", X"00", X"00", -- ^
      --5F
         X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"3E", -- _

      --60
         X"10", X"08", X"04", X"00", X"00", X"00", X"00", X"00", -- `
      --61
         X"00", X"00", X"1C", X"02", X"1E", X"22", X"1E", X"00", --a
      --62
         X"20", X"20", X"2C", X"32", X"22", X"22", X"3C", X"00", --b
      --63
         X"00", X"00", X"1C", X"20", X"20", X"22", X"1C", X"00", --c
      --64
         X"02", X"02", X"1A", X"26", X"22", X"22", X"1E", X"00", --d
      --65
         X"00", X"00", X"1C", X"22", X"3E", X"20", X"1C", X"00", --e
      --66
         X"0C", X"10", X"10", X"38", X"10", X"10", X"10", X"00", --f
      --67
         X"00", X"00", X"1E", X"22", X"22", X"1E", X"02", X"1C", --g
      --68
         X"20", X"20", X"2C", X"32", X"22", X"22", X"22", X"00", --h
      --69
         X"08", X"00", X"18", X"08", X"08", X"08", X"1C", X"00", --i
      --6A
         X"04", X"00", X"0C", X"04", X"04", X"04", X"24", X"18", --j
      --6B
         X"20", X"20", X"24", X"28", X"30", X"28", X"24", X"00", --k
      --6C
         X"18", X"08", X"08", X"08", X"08", X"08", X"1C", X"00", --l
      --6D
         X"00", X"00", X"34", X"2A", X"2A", X"2A", X"2A", X"00", --m
      --6E
         X"00", X"00", X"2C", X"32", X"22", X"22", X"22", X"00", --n
      --6F
         X"00", X"00", X"1C", X"22", X"22", X"22", X"1C", X"00", --o
         
      --70
         X"00", X"00", X"3C", X"22", X"22", X"3C", X"20", X"20", --p
      --71
         X"00", X"00", X"1A", X"26", X"22", X"1E", X"02", X"02", --q
      --72
         X"00", X"00", X"2C", X"32", X"20", X"20", X"20", X"00", --r
      --73
         X"00", X"00", X"1E", X"20", X"1C", X"02", X"3C", X"00", --s
      --74
         X"10", X"10", X"38", X"10", X"10", X"12", X"0C", X"00", --t
      --75
         X"00", X"00", X"22", X"22", X"22", X"26", X"1A", X"00", --u
      --76
         X"00", X"00", X"22", X"22", X"22", X"14", X"08", X"00", --v
      --77
         X"00", X"00", X"22", X"22", X"2A", X"2A", X"14", X"00", --w
      --78
         X"00", X"00", X"22", X"14", X"08", X"14", X"22", X"00", --x
      --79
         X"00", X"00", X"22", X"22", X"22", X"1E", X"02", X"1C", --y
      --7A
         X"00", X"00", X"3E", X"04", X"08", X"10", X"3E", X"00", --z
      --7B
         X"04", X"08", X"08", X"10", X"08", X"08", X"04", X"00", -- {
      --7C
         X"08", X"08", X"08", X"08", X"08", X"08", X"08", X"00", -- |
      --7D
         X"10", X"08", X"08", X"04", X"08", X"08", X"10", X"00", -- }
      --7E
         X"00", X"00", X"10", X"2A", X"04", X"00", X"00", X"00", -- ~
      --7F
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

      --80
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --81
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --82
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --83
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --84
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --85
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --86
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --87
      X"04", X"2A", X"32", X"32", X"2A", X"26", X"22", X"00", --Ń
      --88
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --89
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --8A
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --8B
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --8C
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --8D
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --8E
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --8F
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

      --90
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --91
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --92
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --93
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --94
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --95
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --96
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --97
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --98
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --99
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --9A
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --9B
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --9C
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --9D
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --9E
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --9F
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

      --A0
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --A1
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --A2
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --A3
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --A4
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --A5
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --A6
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --A7
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --A8
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --A9
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --AA
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --AB
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --AC
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --AD
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --AE
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --AF
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

      --B0
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --B1
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --B2
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --B3
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --B4
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --B5
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --B6
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --B7
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --B8
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --B9
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --BA
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --BB
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --BC
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --BD
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --BE
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --BF
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

      --C0
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --C1
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --C2
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --C3
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --C4
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --C5
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --C6
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --C7
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --C8
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --C9
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --CA
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --CB
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --CC
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --CD
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --CE
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --CF
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

      --D0
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --D1
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --D2
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --D3
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --D4
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --D5
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --D6
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --D7
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --D8
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --D9
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --DA
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --DB
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --DC
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --DD
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --DE
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --DF
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

      --E0
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --E1
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --E2
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --E3
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --E4
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --E5
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --E6
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --E7
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --E8
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --E9
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --EA
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --EB
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --EC
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --ED
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --EE
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --EF
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",

      --F0
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --F1
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --F2
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --F3
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --F4
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --F5
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --F6
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --F7
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --F8
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --F9
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --FA
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --FB
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --FC
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --FD
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --FE
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00",
      --FF
      X"00", X"00", X"00", X"00", X"00", X"00", X"00", X"00"
        ); 

begin

   -- odczyt (zapis) znaków w tablicy tekstu
   process(Clk)
   begin
      if rising_edge(CLK) then
         if DD_WE = '1' then
            DD_RAM(conv_integer(DD_ADDR_WE)) <= DD_DI(7 DOWNTO 0);
         end if;
         DD_DO(7 DOWNTO 0) <= DD_RAM(conv_integer(DD_ADDR_RD));
      end if;
   end process;

   -- odczyt (zapis) znaków w tablicy atrybutów tekstu
   process(Clk)
   begin
      if rising_edge(CLK) then
         if DD_WE = '1' then
            ATTR_RAM(conv_integer(DD_ADDR_WE)) <= DD_DI(16 DOWNTO 8);
         end if;
         DD_DO(16 DOWNTO 8) <= ATTR_RAM(conv_integer(DD_ADDR_RD));
      end if;
   end process;
   
   -- odczyt (zapis) znaków w tablicy znaków
   process(Clk)
   begin
      if rising_edge(CLK) then
         if CG_WE = '1' then
            CG_RAM(conv_integer(CG_ADDR_WE)) <= CG_DI;
         end if;
         CG_DO <= CG_RAM(conv_integer(CG_ADDR_RD));
      end if;
   end process;

end Behavioral;


library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity VgaModule is
    Port ( 
           CLK       : in  STD_LOGIC;
           BLANC     : out  STD_LOGIC;
           H_SYNC    : out  STD_LOGIC;
           V_SYNC    : out  STD_LOGIC;
           END_LINE  : out  STD_LOGIC;
           END_FRAME : out  STD_LOGIC;
           C_COUNTER : out  STD_LOGIC_VECTOR (2 downto 0);
           H_COUNTER : out  STD_LOGIC_VECTOR (9 downto 0);
           V_COUNTER : out  STD_LOGIC_VECTOR (8 downto 0)
          );
end VgaModule;

architecture Behavioral of VgaModule is

   signal H, V, BL, EnH, EnV, EnF, EF : std_logic;
   signal Cnt25 : std_logic_vector(2 downto 0);
   signal CntH, CntV : std_logic_vector(9 downto 0);

begin   --dzielnik częstotliwości Clk = 100MHz
   process(CLK)
   begin
      if rising_edge(CLK) then
         Cnt25 <= Cnt25 + 1;
      end if;
   end process;

   EnH <= '1' when (Cnt25(1 downto 0) = 3) else '0';  --EnH = 100MHz/4 = 25MHz

   --licznik kolumn
   process(CLK)
   begin
      if rising_edge(CLK) then
         if EnH = '1' then
            if CntH = 799 then
               CntH <= (others => '0');
            else
               CntH <= CntH + 1;
            end if;
         end if;
      end if;
   end process;

   EnV <= '1' when ((CntH = 799) and (Cnt25(1 downto 0) = 3)) else '0';  --EnV = 25MHz/800 = 31,25kHz
   EF  <= '1' when (CntV = 524) else '0';
   EnF <= '1' when ((EnV = '1') and (EF = '1')) else '0';

   --licznik wierszy
   process(CLK)
   begin
      if rising_edge(CLK) then
         if EnV = '1' then
            if EF = '1' then
               CntV <= (others => '0');
            else
               CntV <= CntV + 1;
            end if;
         end if;
      end if;
   end process;

   --dekoder synchronizacji poziomej
   H  <= '0' when ((CntH > 655) and (CntH < 753)) else '1';

   --dekoder synchronizacji pionowej
   V  <= '0' when ((CntV > 489) and (CntV < 493)) else '1';

   --dekoder wygaszania obrazu poza obszarem wyświetlanym
   Bl <= '0' when ((CntH > 639) or  (CntV > 479)) else '1';
   
   H_SYNC    <= H;
   V_SYNC    <= V;
   BLANC     <= BL;
   END_LINE  <= EnV;
   END_FRAME <= EnF;
   C_COUNTER <= Cnt25;
   H_COUNTER <= CntH;
   V_COUNTER <= CntV(8 downto 0);

end Behavioral;

#
## VGA_SPATAN3_CARD
#
#
NET   "CLK"     LOC = "p43"  | IOSTANDARD = LVCMOS33 ;
#
NET   "A<0>"    LOC = "p3"   | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<1>"    LOC = "p4"   | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<2>"    LOC = "p5"   | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<3>"    LOC = "p6"   | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<4>"    LOC = "p9"   | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<5>"    LOC = "p44"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<6>"    LOC = "p49"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<7>"    LOC = "p50"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<8>"    LOC = "p52"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<9>"    LOC = "p56"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<10>"   LOC = "p35"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<11>"   LOC = "p34"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<12>"   LOC = "p33"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<13>"   LOC = "p32"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<14>"   LOC = "p31"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<15>"   LOC = "p16"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<16>"   LOC = "p15"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<17>"   LOC = "p13"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "A<18>"   LOC = "p12"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "D<0>"    LOC = "p10"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "D<1>"    LOC = "p36"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "D<2>"    LOC = "p37"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "D<3>"    LOC = "p40"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "D<4>"    LOC = "p30"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "D<5>"    LOC = "p29"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "D<6>"    LOC = "p28"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "D<7>"    LOC = "p20"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "OE"      LOC = "p19"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "WE"      LOC = "p41"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
##
NET   "RS"      LOC = "p57"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RW"      LOC = "p68"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "E"       LOC = "p82"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "DB<0>"   LOC = "p59"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "DB<1>"   LOC = "p60"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "DB<2>"   LOC = "p61"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "DB<3>"   LOC = "p62"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "DB<4>"   LOC = "p64"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "DB<5>"   LOC = "p65"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "DB<6>"   LOC = "p70"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "DB<7>"   LOC = "p71"  | PULLDOWN | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
##
NET   "HS"      LOC = "p73"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "VS"      LOC = "p72"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<0>"  LOC = "p98"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<1>"  LOC = "p94"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<2>"  LOC = "p93"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<3>"  LOC = "p90"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<4>"  LOC = "p89"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<5>"  LOC = "p88"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<6>"  LOC = "p86"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<7>"  LOC = "p85"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<8>"  LOC = "p84"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<9>"  LOC = "p83"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<10>" LOC = "p78"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;
NET   "RGB<11>" LOC = "p77"  | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = FAST;

poprawnie zainstalowane pliki:

Pora na testy . W pierwszym etapie udało się uruchomić wysyłanie obrazu do monitora wraz z odczytem niezapisanej pamięci SRAM. W następnych etapach zrobię testy instrukcji kontrolera.

Edytowano w środę o 20:24 przez kroszkanorber
podmieniony plik pdf

kroszkanorber · 2 godziny temu

Cześć.

Po dawce teorii /= praktyce w poprzednim wpisie przyszedł czas na testy. Jak zawsze pojawiły się problemy w kodzie, które uniemożliwiały poprawne uruchomienie mojej karty VGA.

Poprawiony kod:
Blok dekodera priorytetowego został usunięty i zastąpiony logiką kombinatoryjną wyboru. Cały kod dekodera instrukcji został przebudowany do maszyny stanów. Celem tej przebudowy jest generowanie stabilnych i jednoznacznych sygnałów sterujących zapisem.


library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity InstructionDecoder is
    Port ( 
           -- zegar systemowy
           CLK             : in     STD_LOGIC;
           -- linie komunikacyjne dla kontrolera zewnętrznego
           RS              : in     STD_LOGIC;
           RW              : in     STD_LOGIC;
           E               : in     STD_LOGIC;
           DB              : inout  STD_LOGIC_VECTOR (7 downto 0);
           -- linie sygnałowe wewnętrzne
           CURSOR_ON_OFF   : out    STD_LOGIC;
           CURSOR_BLINK    : out    STD_LOGIC;
           DISPLAY_ON_OFF  : out    STD_LOGIC;
           CGRAM_WE        : out    STD_LOGIC;
           DDRAM_WE        : out    STD_LOGIC;
           STRAM_WE        : out    STD_LOGIC;
           DDRAM_ADDR      : inout  STD_LOGIC_VECTOR (10 downto 0);
           CGRAM_ADDR      : inout  STD_LOGIC_VECTOR (10 downto 0);
           STRAM_ADDR      : inout  STD_LOGIC_VECTOR (18 downto 0);
           CURSOR_SHAPE    : out    STD_LOGIC_VECTOR (1 downto 0);
           CURSOR_RGB      : out    STD_LOGIC_VECTOR (11 downto 0);
           DDRAM_DATA      : out    STD_LOGIC_VECTOR (16 downto 0);
           CGRAM_DATA      : out    STD_LOGIC_VECTOR (7 downto 0);
           STRAM_DATA      : out    STD_LOGIC_VECTOR (7 downto 0)
          );
end InstructionDecoder;

architecture Behavioral of InstructionDecoder is

   signal DISPLAY_DATA, CLK_EDGE, REG_B0, REG_B1 : std_logic_vector (7 downto 0);
   signal REG_B2 : std_logic_vector (2 downto 0);
   signal RGBF, RGBC : std_logic_vector (8 downto 0);
   signal CLS_CNT : std_logic_vector (22 downto 0) := "10000000000000000000000";
   
   -- sygnały dekodera instrukcji HD44780
   signal INSTRUCTION, CURSOR_AT_HOME, ENTRY_MODE_SET, DISPLAY_ON_OFF_CONTROL, CURSOR_SHIFT,
          REGISTER_SET, ADDRESS_SET, DATA_RAM_WRITE_SET, DATA_WRITE, CLEAR_DISPLAY,
          AI, I_D, DON, CON, CBL, B0, B1, B2, DDW, CGW, STW, SHP0, SHP1, CLS, BF : std_logic := '0';
          
   type state_type is (idle, state1, state2, state3, state4);
   signal state : state_type := idle;
   
begin

   INSTRUCTION <= RS and not RW;
   DATA_WRITE <= not RS and not RW; 
   

   --dekoder instrukcji w procesie kombinatoryjnym
   process(INSTRUCTION, DB)
   begin
   
      CLEAR_DISPLAY <= '0';           -- " 0   0   0   0   0   0   0  CLS "
      CURSOR_AT_HOME <= '0';          -- " 0   0   0   0   0   0   1   *  "
      ENTRY_MODE_SET <= '0';          -- " 0   0   0   0   0   1   AI I/D "
      DISPLAY_ON_OFF_CONTROL <= '0';  -- " 0   0   0   0   1  DON CON CBL "
      CURSOR_SHIFT <= '0';            -- " 0   0   0   1  L/R  *   *   *  "
      REGISTER_SET <= '0';            -- " 0   0   1   B0  B1  B2 RGB RGB "
      ADDRESS_SET <= '0';             -- " 0   1  DDA CGA STA SHP SHP  *  "
      DATA_RAM_WRITE_SET <= '0';      -- " 1  DDW CGW STW  *   *   *   *  "
      
      if INSTRUCTION = '1' then
         if DB = "00000001" then
            CLEAR_DISPLAY <= '1';
         elsif DB(7 downto 1) = "0000001" then
            CURSOR_AT_HOME <= '1';
         elsif DB(7 downto 2) = "000001" then
            ENTRY_MODE_SET <= '1';
         elsif DB(7 downto 3) = "00001" then
            DISPLAY_ON_OFF_CONTROL <= '1';
         elsif DB(7 downto 4) = "0001" then
            CURSOR_SHIFT <= '1';
         elsif DB(7 downto 5) = "001" then
            REGISTER_SET <= '1';
         elsif DB(7 downto 6) = "01" then
            ADDRESS_SET <= '1';
         elsif DB(7) = '1' then
            DATA_RAM_WRITE_SET <= '1';
         end if;
      end if;
      
   end process;
   
   
   
   -- rejestrowanie sygnału E w rejestrze przesuwającym
   process(CLK)
   begin
      if rising_edge(CLK) then
         CLK_EDGE <= E & CLK_EDGE(7 downto 1);
      end if;
   end process;
   
   -- fazy wykonania instrukcji w maszynie stanów
   process(CLK)
   begin
      if rising_edge(CLK) then
         case state is
         
            when idle =>
            if (CLK_EDGE = "10000000") then -- wykrycie narastającego zbocza sygnału E
               BF <= '1';
               -- instrukcje kontrolera:
               if CLEAR_DISPLAY = '1' then -- nadpisywanie pamięci ddram i sram
                  CLS <= '1';
                  DDRAM_WE <= '1';
                  STRAM_WE <= '1';
                  CLS_CNT <= (others => '0');
                  state <= state4;
               end if;
               
               if CURSOR_AT_HOME = '1' then -- ustawienie kursora na początku wiersza i kolumny
                  DDRAM_ADDR <= (others => '0');  -- cursor/ddram addr = 0
               end if; 
               
               if ENTRY_MODE_SET = '1' then -- ustawienie postkrementacji
                  AI <= DB(1);  -- auto increment
                  I_D <= DB(0); -- inc/dec
               end if; 
               
               if DISPLAY_ON_OFF_CONTROL = '1' then
                  DON <= DB(1); -- displ on/off
                  CON <= DB(0); -- cursor on/off
                  CBL <= DB(0); -- cursor blink on/off
               end if; 
               
               if CURSOR_SHIFT = '1' then -- przesuwanie kurosra o jedną pozycję
                  if DB(3) = '1' then
                     DDRAM_ADDR <= DDRAM_ADDR + 1; -- cursor/ddram addr shiift right
                  else
                     DDRAM_ADDR <= DDRAM_ADDR - 1; -- cursor/ddram addr shiift left
                  end if;
               end if; 
               
               if REGISTER_SET = '1' then -- zapis danych do rejestrów pomocniczych
                  B0 <= DB(4); -- B0 set
                  B1 <= DB(3); -- B1 set
                  B2 <= DB(2); -- B2 set
                  if DB(1) = '1' then
                     RGBF <= REG_B1(0) & REG_B0; --  set fond color
                  end if;
                  if DB(0) = '1' then
                     RGBC <= REG_B1(0) & REG_B0; --  set cursor color
                  end if;
               end if;
               
               if ADDRESS_SET = '1' then -- zapis informacji o adresie z rejestrów pomocniczych
                  if DB(5) = '1' then
                     DDRAM_ADDR <= REG_B1(2 downto 0) & REG_B0; --  set ddram addr
                  end if;
                  if DB(4) = '1' then
                     CGRAM_ADDR <= REG_B1(2 downto 0) & REG_B0; --  set cgram addr
                  end if;
                  if DB(3) = '1' then
                     STRAM_ADDR <= REG_B2(2 downto 0) & REG_B1 & REG_B0; --  set sram addr
                  end if;
                  SHP0 <= DB(1); -- ustawienie kształtu kursora
                  SHP1 <= DB(2);
               end if;
               
               if DATA_RAM_WRITE_SET = '1' then -- wybór pamięci do zapisu danych
                  DDW <= DB(6); --  set ddram data
                  CGW <= DB(5); --  set cgram data
                  STW <= DB(4); --  set sram data
               end if;
               
               if DATA_WRITE = '1' then -- zapis danych
                  if B0 = '1' then -- test aktywacji zapisu danych do rejestru B0
                     REG_B0 <= DB;
                  end if;
                  if B1 = '1' then -- test aktywacji zapisu danych do rejestru B1
                     REG_B1 <= DB;
                  end if;
                  if B2 = '1' then -- test aktywacji zapisu danych do rejestru B2
                     REG_B2 <= DB(2 downto 0);
                  end if;
                  if DDW = '1' or CGW = '1' or STW = '1' then -- test aktywacji zapisu danych do wybranej pamięci
                     state <= state1;
                  end if;
               end if;
               
            end if;
         
            when state1 => -- włączanie wybranych sygnałów zapisu
               DDRAM_WE <= DDW;
               CGRAM_WE <= CGW;
               STRAM_WE <= STW;
               state <= state2;
         
            when state2 => -- wyłączanie sygnałów zapisu wewnętrznych bram
               DDRAM_WE <= '0';
               CGRAM_WE <= '0';
               state <= state3;
         
            when state3 => -- sprawdzanie sygnału E
               -- koniec sygnału E
               if (CLK_EDGE = "00000000") then
                  
                  BF <= '0'; -- wyłaczanie sygnału zajętości
                  STRAM_WE <= '0'; -- wyłaczanie zapisu zewnętrznej pamięci sram
                  state <= idle;
                  
                  if DATA_WRITE = '1' then -- sprawdzanie warunków postinkrementacji
                     if AI = '1' then -- auto increment on
                        if DDW = '1' then
                           if I_D = '1' then
                              DDRAM_ADDR <= DDRAM_ADDR + 1;
                           else
                              DDRAM_ADDR <= DDRAM_ADDR - 1;
                           end if;
                        end if;
                        if CGW = '1' then
                           if I_D = '1' then
                              CGRAM_ADDR <= CGRAM_ADDR + 1;
                           else
                              CGRAM_ADDR <= CGRAM_ADDR - 1;
                           end if;
                        end if;
                        if STW = '1' then
                           if I_D = '1' then
                              STRAM_ADDR <= STRAM_ADDR + 1;
                           else
                              STRAM_ADDR <= STRAM_ADDR - 1;
                           end if;
                        end if;
                     end if;
                  end if;
               end if;
               
            when state4 => -- blok nadpisywania pamięci ddram i sram (logiczne 0)
               if CLS = '1' then -- clear display
                  if ClS_CNT(22) = '1' then -- wykrycie końca zapisu przez licznik adresu (22 = przepełnienie licznika adresu)
                     CLS <= '0';
                     BF <= '0';
                     DDRAM_WE <= '0';
                     STRAM_WE <= '0';
                     STRAM_ADDR <= (others => '0');
                     DDRAM_ADDR <= (others => '0');
                     state <= idle;
                  else
                     CLS_CNT <= CLS_CNT + 1;
                     STRAM_ADDR <= CLS_CNT(21 downto 3);
                     DDRAM_ADDR <= CLS_CNT(21 downto 11);
                  end if;
               end if;
         
         end case;
      end if;
   end process;
   
   DISPLAY_ON_OFF <= DON;
   CURSOR_ON_OFF <= CON;
   CURSOR_BLINK <= CBL;
   CURSOR_SHAPE <= SHP1 & SHP0;
   CURSOR_RGB <= RGBC(8 downto 6) & '1' & RGBC(5 downto 3) & '1' & RGBC(2 downto 0) & '1'; -- konwersja 9bit do 12bit rgb
   DDRAM_DATA <= RGBF & DB when (CLS = '0') else (others => '0'); -- kontagenacja koloru znaku i znaku do zapisu dla ddram
   CGRAM_DATA <= DB when (CLS = '0') else (others => '0'); -- dane do zapisu dla cgram
   STRAM_DATA <= DB when (CLS = '0') else (others => '0'); -- dane do zapisu dla sram
   
   -- konfiguracja portu danych (IN/OUT)
   DB <= DISPLAY_DATA when (RW = '1') else (others => 'Z');
   DISPLAY_DATA <= (BF & "0000000");

end Behavioral;

W kodzie TopModule poprawiłem obliczanie adresu DDRAM zastępując funkcję mnożenia, funkcją dodawania z przesunięciem bitowym


library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity TopModule is
    Port ( 
           CLK : in     STD_LOGIC;
           RS  : in     STD_LOGIC;
           RW  : in     STD_LOGIC;
           E   : in     STD_LOGIC;
           DB  : inout  STD_LOGIC_VECTOR (7 downto 0);
           WE  : out    STD_LOGIC;
           OE  : out    STD_LOGIC;
           A   : out    STD_LOGIC_VECTOR (18 downto 0);
           D   : inout  STD_LOGIC_VECTOR (7 downto 0);
           HS  : out    STD_LOGIC;
           VS  : out    STD_LOGIC;
           RGB : out    STD_LOGIC_VECTOR (11 downto 0)
          );
end TopModule;

architecture Behavioral of TopModule is

	COMPONENT InstructionDecoder
	PORT(
		CLK : IN std_logic;
		RS : IN std_logic;
		RW : IN std_logic;
		E : IN std_logic;    
		DB : INOUT std_logic_vector(7 downto 0);
		DDRAM_ADDR : INOUT std_logic_vector(10 downto 0);
		CGRAM_ADDR : INOUT std_logic_vector(10 downto 0);
		STRAM_ADDR : INOUT std_logic_vector(18 downto 0);      
		CURSOR_ON_OFF : OUT std_logic;
		CURSOR_BLINK : OUT std_logic;
		DISPLAY_ON_OFF : OUT std_logic;
		CGRAM_WE : OUT std_logic;
		DDRAM_WE : OUT std_logic;
		STRAM_WE : OUT std_logic;
		CURSOR_SHAPE : OUT std_logic_vector(1 downto 0);
		CURSOR_RGB : OUT std_logic_vector(11 downto 0);
		DDRAM_DATA : OUT std_logic_vector(16 downto 0);
		CGRAM_DATA : OUT std_logic_vector(7 downto 0);
		STRAM_DATA : OUT std_logic_vector(7 downto 0)
		);
	END COMPONENT;
   
   signal DDRAM_ADDR_WE : std_logic_vector(10 downto 0);
   signal CGRAM_ADDR_WE : std_logic_vector(10 downto 0);
   signal STRAM_ADDR_WE : std_logic_vector(18 downto 0);
   signal DDRAM_DATA_WE : std_logic_vector(16 downto 0);
   signal CGRAM_DATA_WE : std_logic_vector(7 downto 0);
   signal STRAM_DATA_WE : std_logic_vector(7 downto 0);
   signal DDRAM_WE : std_logic;
   signal CGRAM_WE : std_logic;
   signal STRAM_WE : std_logic;
   signal DISPLAY_ON_OFF : std_logic;
   signal CURSOR_ON_OFF : std_logic;
   signal CURSOR_BLINK : std_logic;
   signal CURSOR_SHAPE : std_logic_vector(1 downto 0);
   signal CURSOR_RGB : std_logic_vector(11 downto 0);
         
          

   COMPONENT CGRam
   PORT(
      CLK        : IN std_logic;
      CG_WE      : IN std_logic;
      DD_WE      : IN std_logic;
      CG_DI      : IN std_logic_vector(7 downto 0);
      DD_DI      : IN std_logic_vector(16 downto 0);
      CG_ADDR_RD : IN std_logic_vector(10 downto 0);
      DD_ADDR_RD : IN std_logic_vector(10 downto 0);
      CG_ADDR_WE : IN std_logic_vector(10 downto 0);
      DD_ADDR_WE : IN std_logic_vector(10 downto 0);          
      CG_DO      : OUT std_logic_vector(7 downto 0);
      DD_DO      : OUT std_logic_vector(16 downto 0)
      );
   END COMPONENT;
   
   signal DDRAM_DATA_RD : std_logic_vector(16 downto 0);
   signal CGRAM_DATA_RD : std_logic_vector(7 downto 0);
   signal DDRAM_ADDR_RD : std_logic_vector(10 downto 0);
   signal CGRAM_ADDR_RD : std_logic_vector(10 downto 0);

	COMPONENT VgaModule
	PORT(
		CLK : IN std_logic;          
		BLANC : OUT std_logic;
		H_SYNC : OUT std_logic;
		V_SYNC : OUT std_logic;
		END_LINE : OUT std_logic;
		END_FRAME : OUT std_logic;
		C_COUNTER : OUT std_logic_vector(2 downto 0);
		H_COUNTER : OUT std_logic_vector(9 downto 0);
		V_COUNTER : OUT std_logic_vector(8 downto 0)
		);
	END COMPONENT;
   
   signal BLANC                        : std_logic;
   signal END_LINE                     : std_logic;
   signal END_FRAME                    : std_logic;
   signal H_S                          : std_logic;
   signal V_S                          : std_logic;
   signal CURSOR_ENABLE                : std_logic;
   signal CURSOR_CHOICE                : std_logic;
   signal CURSOR_ADDRESS_TRUE          : std_logic;
   signal R_COUNTER_ENABLE             : std_logic;
   signal FONT_ENABLE                  : std_logic;
   signal C_COUNTER                    : std_logic_vector(2 downto 0);
   signal VGA_B, VGA_R, VGA_G,
          B1, B2, G1, G2, R1, R2       : std_logic_vector(3 downto 0);
   signal K_COUNTER                    : std_logic_vector(5 downto 0);
   signal CG_ROW_REGISTER              : std_logic_vector(7 downto 0);
   signal V_COUNTER, CG_RGB, R_COUNTER : std_logic_vector(8 downto 0);
   signal H_COUNTER, F_COUNTER         : std_logic_vector(9 downto 0);
   signal DDMEM_FLAT                   : std_logic_vector(10 downto 0);
   signal STMEM_FLAT                   : std_logic_vector(18 downto 0);

begin

	Inst_InstructionDecoder: InstructionDecoder PORT MAP(
		CLK => CLK,
		RS => RS,
		RW => RW,
		E => E,
		DB => DB,
		CURSOR_ON_OFF => CURSOR_ON_OFF,
		CURSOR_BLINK => CURSOR_BLINK,
		DISPLAY_ON_OFF => DISPLAY_ON_OFF,
		CGRAM_WE => CGRAM_WE,
		DDRAM_WE => DDRAM_WE,
		STRAM_WE => STRAM_WE,
		DDRAM_ADDR => DDRAM_ADDR_WE,
		CGRAM_ADDR => CGRAM_ADDR_WE,
		STRAM_ADDR => STRAM_ADDR_WE,
		CURSOR_SHAPE => CURSOR_SHAPE,
		CURSOR_RGB => CURSOR_RGB,
		DDRAM_DATA => DDRAM_DATA_WE,
		CGRAM_DATA => CGRAM_DATA_WE,
		STRAM_DATA => STRAM_DATA_WE
	);

	Inst_CGRam: CGRam PORT MAP(
		CLK => CLK,
		CG_WE => CGRAM_WE,
		DD_WE => DDRAM_WE,
		CG_DI => CGRAM_DATA_WE,
		DD_DI => DDRAM_DATA_WE,
		CG_DO => CGRAM_DATA_RD,
		DD_DO => DDRAM_DATA_RD,
		CG_ADDR_RD => CGRAM_ADDR_RD,
		DD_ADDR_RD => DDRAM_ADDR_RD,
		CG_ADDR_WE => CGRAM_ADDR_WE,
		DD_ADDR_WE => DDRAM_ADDR_WE
	);

	Inst_VgaModule: VgaModule PORT MAP(
		CLK => CLK,
		BLANC => BLANC,
		H_SYNC => H_S,
		V_SYNC => V_S,
		END_LINE => END_LINE,
		END_FRAME => END_FRAME,
		C_COUNTER => C_COUNTER,
		H_COUNTER => H_COUNTER,
		V_COUNTER => V_COUNTER
	);


   -- wyświetlanie obrazu
   process(CLK)
   begin
      if rising_edge(CLK) then
         if C_COUNTER(1 downto 0) = "11" then -- zapis sygnałów co 4 cykle
            if ((BLANC = '0') or (DISPLAY_ON_OFF = '0')) then
               VGA_B <= (others => '0');
               VGA_R <= (others => '0');
               VGA_G <= (others => '0');
            else
               if (CURSOR_ENABLE = '1') then
                  VGA_B <= CURSOR_RGB(11 downto 8);  -- kolor kursora
                  VGA_G <= CURSOR_RGB(7 downto 4);
                  VGA_R <= CURSOR_RGB(3 downto 0);
               elsif (FONT_ENABLE = '1') then
                  VGA_B <= CG_RGB(8 downto 6) & '1'; -- kolor znaku
                  VGA_G <= CG_RGB(5 downto 3) & '1';
                  VGA_R <= CG_RGB(2 downto 0) & '1';
               elsif (C_COUNTER(2) = '0') then -- zapis sygnału w 4  cyklu
                  VGA_B <= B1; -- piksel_1-kolor
                  VGA_G <= G1;
                  VGA_R <= R1;
               else                            -- zapis sygnału w 8  cyklu
                  VGA_B <= B2; -- piksel_2-kolor
                  VGA_G <= G2;
                  VGA_R <= R2;
               end if;
            end if;
            HS <= H_S;
            VS <= V_S;
         end if;
      end if;
   end process;
   
   RGB <= VGA_B & VGA_G & VGA_R;
   
   -- odczyt 12 bitowego słowa o kolorze pixela z pamięci sram
   process(CLK)
   begin
      if rising_edge(CLK) then
         if END_FRAME = '1' then
            F_COUNTER <= (others => '0');
         end if;
         if C_COUNTER = "001" then
            B1 <= D(7 downto 4); -- bajt 1
            B2 <= D(3 downto 0);
            F_COUNTER <= F_COUNTER + 1;
         end if;
         if C_COUNTER = "010" then
            R1 <= D(7 downto 4); -- bajt 2
            G1 <= D(3 downto 0);
            F_COUNTER <= F_COUNTER + 1;
         end if;
         if C_COUNTER = "011" then
            R2 <= D(7 downto 4); -- bajt 3
            G2 <= D(3 downto 0);
            F_COUNTER <= F_COUNTER + 1;
         end if;
      end if;
   end process;
   
   -- spłaszczanie pamięci sram
   STMEM_FLAT <= ("1111000000" * V_COUNTER(8 downto 0)) + F_COUNTER; -- 640 + 320 = 960 * 480 = 460800
   
   -- okno zapisu danych do sram sterowanie adresem
   A <= STMEM_FLAT when (C_COUNTER(2) = '0') else STRAM_ADDR_WE;
   -- sterowanie portem zezwolenia danych sram
   OE <= STRAM_WE and C_COUNTER(2);
   -- sterownanie portem zezwolenia zapisu sram
   WE <= not (STRAM_WE and C_COUNTER(2));
   -- sterowanie portem danych do sram
   D <= STRAM_DATA_WE when (C_COUNTER(2) = '1') else (others => 'Z');
   
   -- wykrywanie obszaru tekstu (od 40 linii do 440 linii)
   R_COUNTER_ENABLE <= '1' when ((V_COUNTER > "000101000") and (V_COUNTER < "110111000")) else '0';
   
   -- licznik wierszy tekstu i znaków
   process(CLK)
   begin
      if rising_edge(CLK) then
         if R_COUNTER_ENABLE = '0' then
            R_COUNTER <= (others => '0');
         elsif END_LINE = '1' then
            R_COUNTER <= R_COUNTER + 1;
         end if;
      end if;
   end process;
   
   -- odczyt pamięci ddram (80 kolumn * 25 wierszy = 2000 znaków)
   --DDMEM_FLAT <= ("1010000" * R_COUNTER(8 downto 4)) + H_COUNTER(9 downto 3); -- (80 * 25) = 2000
   DDMEM_FLAT <= (R_COUNTER(8 downto 4) & "000000") + -- row * 64 +
                 (R_COUNTER(8 downto 4) & "0000") +   -- row * 16 +
                  H_COUNTER(9 downto 3);              -- col
   
   DDRAM_ADDR_RD <= DDMEM_FLAT(10 downto 0);
   
   -- odczyt pamięci cgram (kod znaku & wiersz znaku)
   CGRAM_ADDR_RD <= DDRAM_DATA_RD(7 downto 0) & R_COUNTER(2 downto 0);
   
   --odczyt zawartości wiersza znaku
   process(CLK)
   begin
      if rising_edge(CLK) then
         if C_COUNTER(1 downto 0) = "10" then
            if H_COUNTER(2 downto 0) = "000" then
               CG_ROW_REGISTER <= CGRAM_DATA_RD;
            else
               CG_ROW_REGISTER <= CG_ROW_REGISTER(6 downto 0) & '0';
            end if;
         end if;
      end if;
   end process;
   
   -- dekoder znaku
   FONT_ENABLE <= CG_ROW_REGISTER(7) and R_COUNTER(3);
   
   -- odczyt atrybutu koloru znaków
   CG_RGB <= DDRAM_DATA_RD(16 downto 8);
   
   -- kursor licznik wyświetleń na 1 sekundę (2Hz)
   process(CLK)
   begin
      if rising_edge(CLK) then
         if END_FRAME = '1' then
            K_COUNTER <= K_COUNTER + 1;
         end if;
      end if;
   end process;
   
   -- dekoder zezwolenia na wyświetlanie kursora
   CURSOR_ENABLE <= (CURSOR_ON_OFF and CURSOR_CHOICE and CURSOR_ADDRESS_TRUE)
                     and R_COUNTER(3) and ( not CURSOR_BLINK or K_COUNTER(5));
   
   -- dekoder pozycji kursora (adres zapisu do ddram = adres odczytu ddram)
   CURSOR_ADDRESS_TRUE <= '1' when (DDRAM_ADDR_WE = DDRAM_ADDR_RD) else '0';
   -- dekoder kształtu kursora (pionowa kreska za znakiem)
   with CURSOR_SHAPE select
   CURSOR_CHOICE <= (R_COUNTER(2) or R_COUNTER(1) or R_COUNTER(0)) and
                    (H_COUNTER(2) and H_COUNTER(1) and H_COUNTER(0))    when "01", -- kreska pionowa
                    (H_COUNTER(2) or H_COUNTER(1) or H_COUNTER(0)) and 
                    (R_COUNTER(2) and R_COUNTER(1) and R_COUNTER(0))    when "10", -- podłoga
                    '1'                                                 when "11", -- pełny kształt
                    '0'                                                 when others;


end Behavioral;

Filmik z pierwszych testów:

Na razie nie pisałem programu inicjującego grafikę i kolorowe znaki. Moim celem było kasowanie pamięci i użycie terminala tekstowego

Edytowano 2 godziny temu przez kroszkanorber

Treker · 1 godzinę temu

@kroszkanorber gratuluje projektu, przeniosłem do działu DIY, aby więcej osób mogło na niego trafić

kroszkanorber · 27 minut temu

@Treker Ten projekt pokazuje jak uczę się programować układy cpld i fpga. Karta łącząca kolorowy obraz z terminalem tekstowym jest pomysłem połączenia wyświetlacza znaków LCD z generatorem obrazu zapisanego w pamięci statycznej. Kompatybilność z kontrolerem HD44780 umożliwia programowanie bez uczenia się nowych protokołów. Karta jest rozwinięciem funkcjonalności kontrolera HD44780 i polecenia nie są kompatybilne wstecznie ze względu na rozbudowaną logikę wewnętrzną. Następnym etapem będzie połączenie karty z arduino uno i kolejne testy...

Karty VGA oraz HD44780 na FPGA

Pomocna odpowiedź

kroszkanorber

FlyingDutch

kroszkanorber

FlyingDutch

kroszkanorber

kroszkanorber

kroszkanorber

kroszkanorber

kroszkanorber

kroszkanorber

kroszkanorber

kroszkanorber

Treker (Damian Szymański)

kroszkanorber

Bądź aktywny - zaloguj się lub utwórz konto!

Utwórz konto w ~20 sekund!

Zaloguj się

Quizy

Najnowsze posty w innych tematach

Aktualizacja Regulaminu oraz Polityki Prywatności (aktualizacja danych firmy)

Karty VGA oraz HD44780 na FPGA

Ciekawe filmy (elektronika, mechanika, robotyka) 1 2 3 4 63

Dedykowana klawiatura do EAGLE na bazie Arduino

Mała stacja bazowa Meshtastic DIY - komunikacja na ponad 5 km

Inne