Całościowy bardziej zaawansowany kurs VHDL (j. angielski)

[FlyingDutch]

Cześć,

jakiś czas temu podawałem na forum linki do bardziej zaawansowanego kursu języka Verilog. Niestey nie mogłem znaleźć odpowiednika dla drugiego powszechnie używanego języka HDL - VHDL. Większość kursów VHDL opisywało podstawowe konstrukcje i ich najprostsze użycie. W końcu dzisiaj udało mi się trafić na dużo bardziej zawansowany i dokładny kurs języka VHDL. Oto link do serii na Youtube:

Jeśli ktoś chce nauczyć się języka VHDL to mocno polecam przejście tego kursu. Kurs jest w języku angielskim.

BTW: dzieki temu kursowi w końcu zrozumiałem co znaczy słowo kluczowe "open" w odniesieniu do portów.

Pozdrawiam

 

Edytowano Czerwiec 25, 2023 przez FlyingDutch

[FlyingDutch]

Cześć,

tutaj druga seria tutoriali tego samego autora dotycząca strategii testowania projektowanych układów cyfrowych:

Uwaga! - ta druga seria wykładów jest trudniejsza, niż pierwsza i może bardziej dotyczy układów ASIC niż FPGA. Warto poznać tą metodologię, gdyż dla ukłądów FPGA jest ona praktycznie identyczna.

Pozdrawiam

[kroszkanorber]

Dobrze wiedzieć więcej. Zauważyłem też, że chronologia pisania instrukcji i używanie odpowiednich procesów wpływa znacznie na poprawność działania układów FPGA i wykorzystanie ich wewnętrznych zasobów. 

Np. i strukcję Case w niektórych przypadkach jest lepiej zastąpić instrukcją with xxx select. Czasem lepiej jest użyć instrukcji If i elsif w zależności ze zmienną połączoną and lub or,  niż Case. Przy instrukcjach wyżej wymienionych jest tworzona inna sieć połączeń co wpływa na szybkość działania układu. 

Wielu zapomina o zakłóceniach na liniach portów i dobrą szkołą jest stworzenie linii opóźniającej rozpoznania zbocza sygnału. 

Można stworzyć na rejestrze przesuwnym lub liczniku binarnym. 

Można pisać o tym długo a najlepsza nauka jest praktyka.

Dziękuję za informacje które pomagają w zrozumieniu zagadnień. Pozdrawiam

Norbert Kroszka