(Kolejny) Generator wysokiego napięcia

[H1M4W4R1]

Myślałem o edycji, ale osobny wpis będzie lepszy...

Dorobiłem do listy "płytkę PWM"  

SCH_PWM Clock Generator_2024-04-27.pdf

Wzorowałem się na SLVA001E od Texas Instruments zmieniając wartości na takie, które były we wcześniejszych projektach  (Trochę więcej miliamper raczej nie zaszkodzi).

Wzmacniacz LM358P w tym schemacie służy za bufor o wysokiej impedancji, gdyż podłączając płytkę generatora go do dzielnika w głównym urządzeniu spowodowałaby ona spadek rezystancji rezystora pomiarowego z 1M do ok. 4.4kOhm, co oczywiście skończyłoby się tym, iż dzielnik straciłby swoją funkcjonalność

Przydałoby się, by ktoś bardziej zapoznany z TL494 sprawdził czy nic głupiego nie odstawiłem, ale raczej nie... Chociaż jest prawie 23 to człowiek może być ślepy...

Tak po trochu po trochu i się okaże, że urządzenie będzie wielkości szafy xD

 

Edytowano Kwiecień 27, 2024 przez H1M4W4R1

[Sylba]

Dnia 21.04.2024 o 20:39, H1M4W4R1 napisał:

Schematy

Moduł zegara

 

Wracam do początku projektu z takimi pytaniami o przyjęte rozwiązania projektowe:

1. Tranzystor Q1, którego baza jest sterowana z wyjścia 555 -jakie jest jego zadanie? Rozumiem, że funkcjonuje jako klucz załączający +Vcc lun GDN? Czemu nie można sterować bezpośrednio z pinu 3?

2. Drugie pytanie - na schemacie są CN1 i CN2 opisane jako OUT. Oba podłączone do pinu 3. CN1 przez tranzystor Q1, o który pytam powyżej i CN2 połączony szeregowo z rezystorem 470R. Jaki jest cel takiego rozwiązania?

Edytowano Kwiecień 27, 2024 przez Sylba

[H1M4W4R1]

27 minut temu, Sylba napisał:

Tranzystor Q1, którego baza jest sterowana z wyjścia 555 -jakie jest jego zadanie? Rozumiem, że funkcjonuje jako klucz załączający +Vcc lun GDN? Czemu nie można sterować bezpośrednio z pinu 3?

Służy on jako "bramka NOT" - odwraca wartość sygnału. Jeżeli pin 3 ma stan wysoki to ~OUT ma stan niski (i odwrotnie). Zauważ, że jedno złącze OUT ma kreskę nad nazwą, co oznacza że jest tym samym co OUT, ale o odwróconej polaryzacji (gdy OUT ma stan wysoki to ~OUT ma stan niski).

27 minut temu, Sylba napisał:

Drugie pytanie - na schemacie są CN1 i CN2 opisane jako OUT. Oba podłączone do pinu 3. CN1 przez tranzystor Q1, o który pytam powyżej i CN2 połączony szeregowo z rezystorem 470R. Jaki jest cel takiego rozwiązania?

Jak już wyżej wspomniałem - oba złącza mają różną polaryzację, co pozwala łatwo wybrać takie, które jest odpowiednie do danego urządzenia. Przykładowo ustawiając timer NE555 w trybie astabilnym na 95% wypełnienia możemy uzyskać zarówno 95% wypełnienia stanem wysokim (OUT) jak i 95% wypełnienia stanem niskim (~OUT). Ma to znaczenie w przypadku modułu generatora, który potrzebuje odwróconego sygnału PWM (im niższe wypełnienie tym większe napięcie wyjściowe), patrz złącze ~BOOST_CLK strona 2 schemat generatora.

Jeżeli ~BOOST_CLK ma stan wysoki to tranzystory NMOS (Q1 i Q2, Generator str. 1) nie przewodzą prądu, a więc cewka jest ładowana wyłącznie w momencie, gdy ~BOOST_CLK ma stan niski. Co oznacza, iż chcemy uzyskać jak największe wypełnienie cyklu stanem niskim.

NE555 w trybie astabilnym ma minimalne wypełnienie (st. wysokim) w wysokości 50% (teoretycznie, w rzeczywistości ciut więcej). Stosując wyjście odwrócone można uzyskać wypełnienia z zakresu 0-50%.

Testowy moduł generatora (wcześniejsza wersja) pracowała przy 10~20kHz z wypełnieniem (st. wysokim) 38%, by uzyskać napięcie 500V na wyjściu. Jak łatwo policzyć 38% < 50%, stąd konieczność posiadania sygnału odwróconego.

Rezystor 470R zabezpiecza przed byciem inteligentnym inaczej i zrobieniem zwarcia.

Założenia:

• ~ - oznacza, sygnał odwrócony  
• Jeżeli wypełnienie nie ma określonego stanu to w domyśle jest to stan wysoki

Edytowano Kwiecień 27, 2024 przez H1M4W4R1

[_LM_]

Czy sekcja bost converter będzie na osobnej PCB? Widzę tu pewien błąd związany z tym że kiedy płytki będą rozłączone to tranzystor cewki będzie otwarty, prąd będzie ograniczony wartością źródła prądowego na Q3 popraw to

A jeszcze uwaga nt układu TL494 wyjścia OUTPUT są typu otwarty kolektor nie widzę tam podciągania do VCC

EDIT
A dobra widzę 2k2 zagmatwane są te schematy, ja bym to w jednej sekcji zrobił tj: całą kontrolę PWM 

Edytowano Kwiecień 27, 2024 przez _LM_

[H1M4W4R1]

7 godzin temu, _LM_ napisał:

Czy sekcja bost converter będzie na osobnej PCB?

Każdy moduł to osobne PCB (lubię tą funkcjonalność EasyEDA Pro )

7 godzin temu, _LM_ napisał:

Widzę tu pewien błąd związany z tym że kiedy płytki będą rozłączone to tranzystor cewki będzie otwarty, prąd będzie ograniczony wartością źródła prądowego na Q3

Teoretycznie tak, ale prawdopodobieństwo tego jest praktycznie zerowe... Ale niech Ci będzie wrzucę tam tego pull-up'a  

7 godzin temu, _LM_ napisał:

A dobra widzę 2k2 zagmatwane są te schematy, ja bym to w jednej sekcji zrobił tj: całą kontrolę PWM 

Ja wolę podział typowo funkcjonalny, ale to cecha tego, że pracuję głównie w data-driven-development, gdzie każda cecha obiektu jest osobnym komponentem (mniej więcej), co powoduje ogromną segmentację kodu... no i przekłada się to na moje ogólne podejście do projektowania  

Btw. imho też trochę źle ten rezystor umieściłem, ale chciałem uniknąć niejednoznaczności w schemacie.

Edytowano Kwiecień 27, 2024 przez H1M4W4R1

[_LM_]

No ale teraz musisz po drugiej stronie dołożyć od Q3 do masy na szczęście nie musi to być jakaś ekstremalnie mała wartość 100...470k żeby tylko ściągał bramkę. A co do rysowania schematów rozumiem taki podział jednak jak z wszystkim trzeba znaleźć złoty środek, ty wiesz co gdzie jest ja muszę trochę popatrzeć aby znaleźć co z czym jest połączone. 

[H1M4W4R1]

49 minut temu, _LM_ napisał:

No ale teraz musisz po drugiej stronie dołożyć od Q3 do masy

Chwilę mi zajęło rozkminienie co masz na myśli xD Przecież Q3 nie ma bramki tylko bazę... Teoretycznie bez niego jedyne zachowanie układu to krótki impuls na starcie, który pewnie nie miałby najmniejszego znaczenia dla wyjścia (docelowo pewnie użyję kondensatora 100nF), ale fakt... bezpieczeństwo zawsze w cenie.

[Sylba]

22 godziny temu, H1M4W4R1 napisał:

NE555 w trybie astabilnym ma minimalne wypełnienie (st. wysokim) w wysokości 50% (teoretycznie, w rzeczywistości ciut więcej). Stosując wyjście odwrócone można uzyskać wypełnienia z zakresu 0-50%.

To zależy od układu. Można zastosować taki:

który dla wartości jak na schemacie daje wypełnienie stanem wysokim ok. 11%.

[H1M4W4R1]

2 godziny temu, Sylba napisał:

To zależy od układu. Można zastosować taki:

¯\_(ツ)_/¯ Wolę zwykły astable, którego zachowanie łatwo przewidzieć (szczególnie w przypadku usterki któregoś z komponentów pasywnych)...

Poza tym prawdopodobnie i tak użyję modułu przetwornicy, a te mogą być przydatne w innych projektach, stąd też profilaktyczne zastosowanie dwóch wyjść (jak inny projekt będzie potrzebował czegoś z zakresu 50~100% to już będę miał gotową płytkę).

Zauważyłem w pracy, że wiele osób bazuje tylko na "teraz" - praktycznie nigdy projekt nie jest przemyślany tak, by móc go łatwo wykorzystać w przyszłości (co najwyżej z drobnymi modyfikacjami), ale to efekt polskiego systemu edukacji i wkuwania na pamięć.

[Sylba]

6 godzin temu, H1M4W4R1 napisał:

Zauważyłem w pracy, że wiele osób bazuje tylko na "teraz" - praktycznie nigdy projekt nie jest przemyślany tak, by móc go łatwo wykorzystać w przyszłości (co najwyżej z drobnymi modyfikacjami), ale to efekt polskiego systemu edukacji i wkuwania na pamięć.

Jest to jakieś uzasadnienie. Wszystko zależy od tego jak długo to co powstanie będzie używane i czy potem będzie się do czegoś nadawało. Nie mam takiego doświadczenia w elektronice, ale uważam, że twoje podejście ma sens.

[Sylba]

Dnia 26.04.2024 o 22:49, H1M4W4R1 napisał:

Dorobiłem do listy "płytkę PWM"

Na schemacie są trzy bloki z diodami Zenera

W bloku Logic Power Input dioda Z1 Z13V (napięcie stabilizacji 13V) jest wpięta do zasilania 12VL?
W bloku Ref. Voltage Input (0-5V) do napięcia V_INPUT dioda Z5V6 (napięcie stabilizacji 5,6V)?
W bloku Voltage Reference opisanego jako Voltage reference 2,5V zastosowałeś diodę Z5V6 (napięcie stabilizacji 5,6V) podłączoną do zasilania +5VREF?
Czym się kierowałeś dobierając takie diody?

I jeszcze jedno pytanie z innej beczki - na schematach używasz symbolu odwróconego GND - czy to twój symbol czy z biblioteki Eagle?

[_LM_]

14 minut temu, Sylba napisał:

I jeszcze jedno pytanie z innej beczki - na schematach używasz symbolu odwróconego GND - czy to twój symbol czy z biblioteki Eagle?

Easy eda pro i w wersji izi też takie występują 

[H1M4W4R1]

35 minut temu, Sylba napisał:

W bloku Logic Power Input dioda Z1 Z13V (napięcie stabilizacji 13V) jest wpięta do zasilania 12VL?
W bloku Ref. Voltage Input (0-5V) do napięcia V_INPUT dioda Z5V6 (napięcie stabilizacji 5,6V)?

Diody Zenera w THT mają tolerancję do 20%, więc w tym przypadku te Z13V powinno być nawet 15V, by nie spowodować zwarcia w obwodzie w najbardziej pesymistycznym wariancie. Poza tym te diody mają tylko chronić przed potencjalnymi szpilkami przepięć (typu 500V), a nie funkcjonować jako stabilizacja napięcia. Z reguły 5.6V i 13V są dobrymi kandydatami do wpięcia (odpowiednio) w obwody 5 i 12V tak jak 3V6 jest często stosowane w obwodach 3.3V.

Po prostu wyższe wartości zabezpieczają przed potencjalnymi problemami  

40 minut temu, Sylba napisał:

I jeszcze jedno pytanie z innej beczki - na schematach używasz symbolu odwróconego GND - czy to twój symbol czy z biblioteki Eagle?

Uhm... tam nie ma żadnego symbolu odwróconego GND... A jak myślisz o tym 12VL, które jest do góry nogami to tylko dlatego, że inaczej bym musiał zrobić spory bałagan na schemacie... Nie popieram takiej metody, ale czasem lepiej mieć proste kreski niż prawidłowy obrót znacznika...

[jand]

1 godzinę temu, H1M4W4R1 napisał:

Diody Zenera w THT mają tolerancję do 20%

Przy takim założeniu 5,6V odjąć 20% daje 4,48V.

Trochę mało. 

[_LM_]

I cholerstwo jest nieliniowe, temperatura, prąd i co tam jeszcze wpływa na napięcie zenera 

Edytowano Maj 4, 2024 przez _LM_