Kurs FPGA - #4 - pierwszy projekt, przykład VHDL

[rafal2808]

@BlackWraith67 Jaki system na komputerze? Windows 10?

[BlackWraith67]

Zgadza się, Windows 10 + problem pojawia się również przy próbie otwarcia już gotowego projektu

[Treker (Damian Szymański)]

@BlackWraith67 czy działasz tak jak było opisane w kursie, czyli uruchamiasz środowisko w trybie 32-bitowym, a nie 64-bitowym?

[rafal2808]

@BlackWraith67 Dodatkowo pytanie jaką wersję programu masz zainstalowaną, bo jeszcze jakiś czas temu nie było dostępne ISE 14.7 dla Win10, ale obecnie jest taka dostępna. 

 

[m461k]

Ja mam mały problem, wreszcie się wziąłem, zapisałem projekt, ale nie mogę pójść dalej - brak mi pliku ucf…

[Treker (Damian Szymański)]

@m461k jak dokładnie mam rozumieć Twój problem?  Przestał działać jakiś link do pobrania pliku, nie wiesz jak go utworzyć, nie wiesz jak go dodać do projektu?

[dyfeo142]

Witajcie,

mam mały problem w trakcie konfigurowania środowiska. W momencie generowania plików otrzymuję synthesis - XST failed. Problem występował wielokrotnie czy tu na forum czy w internecie. Niestety nic nie pomogło. Pliki podmieniałem. Pobierałem od nowa i instalowałem na nowo, plik ucf również wymieniałem. Dodam, że akcja ma miejscu na windowsie 7.

Załączam widok z konsoli programu.

 

Ma ktoś może jakieś pomysły o co może chodzić?

[wieniek04]

Witam.

Po zainstalowaniu środowiska ISE , uruchomiłem pierwszy projekt i znacząco rożni się on od tego który jest w opisie kursu mimo że środowisko ISE jest w tej samej czyli w wersji 14,7.     - pierwsza wątpliwość : zgodnie z opisem w kursie, komentarz zaczyna się od dwóch znaków minus tymczasem w moim projekcie to wygląda zupełnie inaczej - jak na zrzucie poniżej :

Możliwe ze to tylko kwestia ustawienia czcionek w program ale na kursie takie szczegóły winny by wyjaśnione na początku.

Druga moja wątpliwość to w moim, nowo wygenerowanym pliku projektu nie ma bibliotek - inaczej niż w opisie kursu - czy to błąd czy normalne działanie środowiska ISE i należy to zignorować ? Dodam że w DESIGN SUMMARY stoi: NO ERRORS

Widok mojego wygenerowanego projektu.

a tak widnieje w kursie :

Na dodatek w kursie VHDL nie ma informacji JAK dodawać komentarze , JAK usuwać komentarze czy też jak je pominąć - co jest zasugerowane w kursie - można je pominąć - co to znaczy ze ¨można je pominąć? to znaczy skasować? ale jak to zrobi by nie naruszyć integralności projektu?

nie ma w kursie jakiegokolwiek opisu jak poruszać się w środowisku w którym jest już nowy projekt. To tak jak by tłumaczyć przepisy ruchu drogowego osobie której nie wytłumaczono jakie znaczenie maj jakie kolory sygnalizacji świetlnej ... 

[FlyingDutch]

18 minut temu, wieniek04 napisał:

Witam.

Po zainstalowaniu środowiska ISE , uruchomiłem pierwszy projekt i znacząco rożni się on od tego który jest w opisie kursu mimo że środowisko ISE jest w tej samej czyli w wersji 14,7.     - pierwsza wątpliwość : zgodnie z opisem w kursie, komentarz zaczyna się od dwóch znaków minus tymczasem w moim projekcie to wygląda zupełnie inaczej - jak na zrzucie poniżej :

Możliwe ze to tylko kwestia ustawienia czcionek w program ale na kursie takie szczegóły winny by wyjaśnione na początku.

Druga moja wątpliwość to w moim, nowo wygenerowanym pliku projektu nie ma bibliotek - inaczej niż w opisie kursu - czy to błąd czy normalne działanie środowiska ISE i należy to zignorować ? Dodam że w DESIGN SUMMARY stoi: NO ERRORS

Widok mojego wygenerowanego projektu.

a tak widnieje w kursie :

Na dodatek w kursie VHDL nie ma informacji JAK dodawać komentarze , JAK usuwać komentarze czy też jak je pominąć - co jest zasugerowane w kursie - można je pominąć - co to znaczy ze ¨można je pominąć? to znaczy skasować? ale jak to zrobi by nie naruszyć integralności projektu?

nie ma w kursie jakiegokolwiek opisu jak poruszać się w środowisku w którym jest już nowy projekt. To tak jak by tłumaczyć przepisy ruchu drogowego osobie której nie wytłumaczono jakie znaczenie maj jakie kolory sygnalizacji świetlnej ... 

Cześć @wieniek04,

twoje problemy wynikają z tego, że jako domyślny język projektu wybrałeś Verilog, a nie VHDL jak powinieneś. W Verilogu nie ma pojęcia biblioteki (dlatego nie zostały ustawione domyślne). Znaki "--" nie są komentarzem w Verilogu tylko np. "//". Możesz to zmienić - kliknij prawym klawiszem myszki na okienku z projektem (wybierz: Properties) i zmień preferowany język na VHDL. Wtedy wszystko o czym piszesz będzie OK

BTW: skąd wiem ,że wybrałeś Verilog - otóż  zamiast "entity pierwszy_modul_z_Kursu" masz "module pierwszy_modul_z_Kursu" co jest ewidentnie słowem kluczowym z języka Verilog.

Pozdrawiam

Edytowano Marzec 12, 2022 przez FlyingDutch
update

[wieniek04]

Dzięki Kolego / miałeś rację / poprawiłem i teraz wszystko wygląda jak trzeba. 

[FlyingDutch]

23 minuty temu, wieniek04 napisał:

Witam.

..

nie ma w kursie jakiegokolwiek opisu jak poruszać się w środowisku w którym jest już nowy projekt. To tak jak by tłumaczyć przepisy ruchu drogowego osobie której nie wytłumaczono jakie znaczenie maj jakie kolory sygnalizacji świetlnej ... 

Cześć,

odnośnie środowiska "Xilinx ISE 14.7" można takie informacje znaleźć np. na forum użytkowników firmy Xilinx (teraz AMD). To środowisko ( "ISE") wbrew pozorom jest dużo bardziej skomplikowane, niż się wydaje na początku. Opis tego środowiska i tutorial jak się w nim poruszać, po prostu byłby za obszerny, na ramy takiego kursu. Przy poznawaniu jakiegoś nowego zagadnienia trzeba brać pod uwagę, że będzie to wymagało od nas trochę wysiłku (szczególnie tematy dotyczące układów programowalnych są dość trudne).

Pozdrawiam

[wieniek04]

Dobry wieczór.

Czy sugestia albo polecenie --Uncoment   czyli od komentować oznacza że fizycznie należy usunąć z tablicy komentarz czy należy wykonać jeszcze jakąś dodatkową operację czynność ? 

[FlyingDutch]

12 minut temu, wieniek04 napisał:

Dobry wieczór.

Czy sugestia albo polecenie --Uncoment   czyli od komentować oznacza że fizycznie należy usunąć z tablicy komentarz czy należy wykonać jeszcze jakąś dodatkową operację czynność ? 

Cześć,

najlepiej sprawdzić samemu: zaznacz linię/linie kodu i wydaj polecenie "Comment" a następnie "Uncoment" (na tych samych liniach) i zobacz, co się stanie.

Pozdrawiam

[wieniek04]

Dzień dobry.

 

Wszystko działa jak należy.

a potem 

Wykonałem wszystko zgodnie z opisem w #4 części kursu i za którymś tam razem operacja GENERATE PROGRAMMING FILE zakończyła się powodzeniem czyli diody LED mrugają i nawet nie uszkodziłem Elbert-a    ...

Zmieniając wartość parametru jak na rysunku :

wpływam na częstotliwość mrugania LED-ami. 

 

 

 

 

[Gieneq]

@wieniek04 fajnie że zabrałeś się za ten temat, FPGA to ciężka sprawa, frustrująca ale i satysfakcjonująca. Ostatnio sam odkrywam na nowo, może nie VHDL ale Verilog i widzę, że najlepiej rzucić wszystko, zająć się tylko tym, to uda się jakoś ten temat zgłębić 

21 godzin temu, wieniek04 napisał:

wpływam na częstotliwość mrugania LED-ami. 

Zgadza się, to co wskazałeś to zmienna, która po syntezie tworzy rejestr z którym porównywana jest aktualna wartość przerzutników w liczniku. Gdy komparator wskaże że licznik doliczył do tej wartości to zmienia się wyjście układu. Czyli im mniejsza liczba, tym częściej się zmienia.