AVR ATmega328PB - co nowego przygotował Atmel?

[Komentator]

Większość z czytelników kojarzy mikrokontroler ATmega328P, np. z popularnego Arduino UNO. Niedawno Atmel zaprezentował nową wersję tego układu o nazwie ATmega328PB.Analizując notę katalogową, można zauważyć kilka ciekawych zmian względem poprzedniej generacji. Jedną z głównych ewolucji układu jest dodanie dwóch liczników (16-bitowych).

UWAGA, to tylko wstęp! Dalsza część artykułu dostępna jest na blogu.

Przeczytaj całość »

Poniżej znajdują się komentarze powiązane z tym wpisem.

[BlackJack]

Ważniejsze pytanie brzmi o kompatybilność wsteczną kodu, a konkretnie mapę pamięci RAM. Tutaj akurat ATMEl ma taką brzydką cechę że lubi mieszać. Tak np było przy skoku AT90S2313 =>ATTiny2313 który go zastąpił.

[pawel]

Jak przejrzałem mapę rejestrów, to wydaje się, że po prostu zapełnili puste miejsca, więc bardzo prawdopodobne, że nie będzie problemu z przenoszeniem kodu.

Ciekawe kiedy będą dostępne w sklepach w Polsce, bo chętnie bym jedną taką kupił i się pobawił.

[JachuPL]

który jest to całkowicie nowe wyposażenie tych mikrokontrolerów.

Troszeczkę nieskładnie napisane.

[Polecacz 101]

Produkcja i montaż PCB - wybierz sprawdzone PCBWay!
   • Darmowe płytki dla studentów i projektów non-profit
   • Tylko 5$ za 10 prototypów PCB w 24 godziny
   • Usługa projektowania PCB na zlecenie
   • Montaż PCB od 30$ + bezpłatna dostawa i szablony
   • Darmowe narzędzie do podglądu plików Gerber
Zobacz również » Film z fabryki PCBWay

[Treker (Damian Szymański)]

JachuPL, dzięki - naniosłem poprawkę 🙂

[KonradIC13]

Bosko, 10 PWMów, dodatkowe timery, jakoś mi zawsze tego brakuje.

$1.21?

Ciekawe ile w Polskich sklepach wyniesie "podatek od nowości"...

[zuba1]

Ciekawe czy ten model też da się tak podkręcić jak zwykłą atmega328. Być może zainstalowali jakieś ograniczenie zegara? 😉 Ciekawe jak zniesie 20MHz i czy wyżej nie zacznie się wieszać 😉 Jak myślicie?

[marek1707]

Ten procesor jest standardowo zaprojektowany do pracy do 20MHz przy zasilaniu 4.5-5.5V. Ponieważ producent gwarantuje wszystkie parametry w całym zakresie temperatur (a jeśli nie, to musi to być wyraźnie napisane), to w zabawach na biurku możesz spokojnie wyciągnąć dużo więcej. Większe zegary to większe moce strat na przełączanie a to z kolei ciągnie w górę temperaturę struktury. Ta z kolei zwiększa czasy propagacji i zwalnia układ. O ile bramki i statyczny RAM można zrobić prawie dowolnie szybki, o tyle analogowe wzmacniacze odczytu pamięci FLASH już tak łatwo się nie podkręcają (szczególnie jeśli mają być low-power) i myślę, że własnie odczyt pamięci programu jest tu największym ograniczeniem. W każdym razie zapas jest na pewno duży, podejrzewałbym nawet dwukrotny w 25°C. Jeśli zapewnisz dobry, stromy zegar zewnętrzny z blisko położonego na płytce generatora, to i 40MHz powinno dać radę 🙂 Z kwarcem to może się nie udać, bo wewnętrzny wzmacniacz może mieć swoje ograniczenia. No i programowanie FLASH-a powinno odbywać się jednak z zegara w zakresie przewidzianym przez producenta.

[Mechano]

Czyli zwiększenie taktowania zwalnia układ? Nie podejrzewałbym 😃

[marek1707]

Chodzi o to, że sprzężenie zwrotne od fizyki zjawiska jest skierowane w złą stronę. Im szybciej taktujesz tym zbocza zegara są bliżej siebie, im są bliżej siebie w czasie tym częściej logika jest przełączana, im częściej układy przełączają tym więcej mocy pobierają, im więcej prądu scalak ciągnie tym jest cieplejszy a im temperatura jest wyższa tym bramki są wolniejsze. W końcu któraś nie wyrobi się w czasie od jednego zbocza zegara do drugiego i nie zdąży zmienić swojego stanu na prawidłowy. Jakiś przerzutnik zatrzaśnie ten zły i dalej wszystko się sypie. Jeszcze pół biedy gdyby to pomylił się np. licznik timera, ale jeśli zrobi to licznik instrukcji, coś w dekoderze rozkazów albo wysypie się odczyt kodu programu z FLASHa, leżysz.

Gdyby zjawisko było odwrotne tj. gdyby cieplejsze bramki CMOS działały szybciej, zderzenie tej którejś najwolniejszej w scalaku ścieżki sygnału ze skracającym się okresem zegara następowałoby o wiele później. Teraz zwalniająca logika "wychodzi Ci na spotkanie" a byłoby fajniej, gdyby "uciekała", nieprawdaż?

Chciałem tylko pokazać, że maksymalna częstotliwość taktowania nie jest stała dla danej struktury, ale zmienia się z temperaturą i napięciem zasilania. Być może ATmega podkręcona do 40MHz będzie działała w 20°C tylko przez kilkanaście sekund od włączenia zasilania - do czasu aż struktura nagrzeje się wystarczająco (np. do 45 czy 57°C), by ta najwolniejsza bramka "dała ciała" i rozsypała całość. Być może też niewielki radiator naklejony na plecki układu lub wiatraczek ustawiony w pobliżu mógłby w tych samych warunkach temperaturowych wystarczyć do poprawnej pracy przez dowolnie długi czas. Być może też ten sam scalak utrzymywany aktywnym chłodzeniem (małe ogniwo Peltiera?) np. w 0 lub -20°C będzie pracował aż do 45MHz? Mając dobrą płytkę bazową i np. generator PLL do taktowania sam możesz to sprawdzić.

-----------------------------------

EDIT: Chyba teraz rozumiem Twoje pytanie. Procesor składa się z układów kombinacyjnych (logika na bramkach) i sekwencyjnych (przerzutniki tworzące rejestry, liczniki itd). Na każdym zboczu zegara wszystkie dostające zegar przerzutniki wczytują stany logiczne wypracowane przez bramki. Bramki mają na to czas od momentu, gdy przerzutniki wystawiły na swoje wyjścia poprzednie stany, czyli od poprzedniego zbocza zegara. Tak więc logika bramkowa (która w ogóle zegara nie widzi - działa zupełnie asynchronicznie) zawsze pracuje ze swoją stałą, niezależną od zegara szybkością. Po prostu przy wolnym zegarze wyjścia bramek ustalają się z bardzo dużym zapasem (tzw. setup time) przed nadejściem następnego zbocza. Teraz podkręcając zegar oczywiście zmuszasz układ do szybszej pracy, ale jednocześnie zmniejszasz ten zapas. Na domiar złego jednocześnie podgrzewasz strukturę (bo wszystko przełącza się częściej więc wszystko bierze więcej prądu) powodując, że bramki stają się coraz wolniejsze. Dopóki zapas czasu jest dodatni, wszystko działa ale gdy któraś bramka nie zdąży, przerzutnik podłączony do jej wyjścia zapamięta ten nieprawidłowy stan. Jeżeli jet to np. przerzutnik z którego zrobiono licznik rozkazów, właśnie wykonałeś nieprzewidziany skok do jakiegoś przypadkowego miejsca w programie. Rozumiesz ten mechanizm? Ograniczeniem nie są przerzutniki taktowane zegarem który podajesz i z którym pracuje cały procesor - je same pewnie można by napędzać i ze 100MHz. Problemem są bramki, które "działają" między zboczami zegara i które "wymyślają" następne stany dla przerzutników. To one wyraźnie zwalniają z temperaturą i to one ograniczają maksymalną częstotliwość.

[zuba1]

Dlaczego więc Atmel nie zastosuje szybszych bramek. Przecież znane są już rozwiązania wydajniejsze a podejrzewam że 328 z wbudowanym PLL 80MHz był by łakomym kąskiem. Czy ta architektura nie obsłuży innych bramek?

[marek1707]

Architektura czyli sposób połączenia bramek to jedno a technologia wykonania to drugie. Zmieniając schemat połączeń można układ przyśpieszyć poprzez rekonfigurację logiki tak, by np. skrócić najdłuższe ścieżki. Jeżeli gdzieś w scalaku na drodze sygnału od jednego przerzutnika do drugiego stoi np. 9 bramek szeregowo to maksymalna częstotliwość pracy będzie w przybliżeniu odwrotnością czasu propagacji przez ten łańcuszek. Jeżeli jedna bramka opóźnia np. o 3ns to po zsumowaniu mamy już 27ns. Jeżeli do tego dodamy jeszcze setup i hold time przerzutnika, wychodzi np. 30ns czyli ok 33MHz. Tą samą logikę bramkową być może da się wykonać na innych funktorach (np. XOR zastępuje kilka NANDów itp) co może zmniejszyć długość tzw. ścieżki krytycznej i "za darmo" przyśpieszyć układ. Firmy nie lubią jednak grzebać w raz zrobionych projektach i raczej wolą poczekać na nowszą technologię. Te same bramki zrobione w mniejszych wymiarach są szybsze, ale często ciągnie to za sobą konieczność zmniejszenia napięcia zasilania. Tak więc możliwości ruchu jest dużo ale zauważ, że prędkość układu jest nie tylko wypadkową decyzji technologicznych, ale też ekonomicznych. ATMEL produkując tak duże portfolio procesorów nie może sobie strzelać w stopę robiąc konkurencję własnym wyrobom.

Poza tym bramki o których piszę to tylko pewne hasło, uproszczenie. W procesorze takim jak ATmega jest wiele innych bloków pracujących asynchronicznie tj. bez zegara, które mogą być dużo bardziej bolesnymi "kulami u nogi". Moim zdaniem najbardziej krytycznym jest pamięć FLASH i jej system odczytu. Zobacz, czy możesz kupić na rynku równoległą pamięć FLASH o czasie dostępu 50ns - bo tyle musi mieć pamięć kodu w AVR by ten pracował na 20MHz. Moim zdaniem te 30-50ns to jakaś granica ekonomicznej realizacji takiej pamięci. Nawet w dużych ARMach mikrokontrolerowych typu STM32 robione są sztuczki z pamięcią kodu by program mógł być wykonywany z pełną prędkością taktowania jądra. Albo program przepisywany jest do RAMu (ten może być prawie dowolnie szybki), albo wprowadzana jest pamieć cache (czyli także RAM, ale sprytnie sterowany) albo zwiększana jest szerokość słowa pamięci, by na raz odczytywać więcej "na zapas" itp. Tak więc to nie tylko "bramki" ograniczają szybkość i szczerze mówiąc wątpię, by to zwykła logika była prawdziwym ograniczeniem.

[klaper7]

Na tym filmie pokazany jest rezultat podkręcania megi328p do 65MHz przy 7,5-8V na zasilanie oraz chłodzeniu w ciekłym azocie oraz 50Mhz dla samego 5V

z kolei dla temperatury pokojowej udało się uzyskać 32MHz dla 5V (37MHz przy 8V)