Zegar 2.0 - kontynuacja projektu: (Prototyp zegara opartego na licznikach 74HC393)

[Zimol]

Jeszcze raz dziękuje za wszystkie rady!

1). Oj bardzo ciekawe, niby ułamki sekund ale zawsze coś ciekawego może się wydarzyć. Na pewno zastosuje  

Tutaj przy okazji pytanie, co z takimi nigdzie nie podłączonymi pinami? Należy je grzecznie podłączyć do masy?. Wiem że pytanie banalne, tylko że się zastanawiam czy nie wprowadzamy jakiś "zakłóceń" do wewnętrznych bramek?

2)  O komparatorze myślałem, tylko nie wiedziałem że ktoś wpadł na pomysł zrobienia 8 bitowego komparatora bez przy tym projekcie zbędnego Q>P czy Q<P.

Dlatego też pomysł był aby to wykonać na bramkach XNOR. Działanie ma jak komparator  

Tylko że więcej układów do podłączenia byłoby.

3) 

11 godzin temu, rafi8112 napisał:

Nie wiem czy przewidziałeś jedną sprawę - gdy ustawiasz zegar lub budzik i liczniki zliczają w górę jest wszystko OK, bramka AND wykrywa stany niedozwolone i "resetuje" starszy licznik, a gdy liczniki zliczają w dół i mamy na wyświetlaczu minut np: 00. Co się stanie gdy licznik dostanie impuls? Niestety otrzymamy na wyświetlaczu stan: 99 (nieprawidłowy format), gdy będziemy dążyć do prawidłowego formatu i  zejdziemy do stanu: 80, kolejny impuls nie zrobi nam 79 tylko od razu 09

To zaobserwowałem przy symulacji, był w głowie jeden pomysł aby zastosować bramki tak jak tu, tylko że zupełnie inaczej, wykryć dziewiątkę na DS np. i wywołać reset wszystkich układów. Tylko że w tym przypadku byłoby tak: 03, 02, 01, 00, 99, 00, 99, 00... I jest tu pętla która skończyłaby się gdybym przełączył kierunek zliczania na 5V. Tak naprawdę wierzyłem że użytkownik nie wpadnie na pomysł włączenia sygnału zegarowego gdy licznik jest ustawiony na zliczanie w dół. Aż przypomniała mi się sytuacja gdy robiliśmy projekt z informatyki na 6 na koniec gimnazjum, takie proste rzeczy, wybierasz z listy jakiś wzór, podajesz dane i pokazuje wynik. To nauczyciel-tester jako dane wpisał liczbę ujemną, program się rozwalił całkowicie. Kolejna aktualizacja już usunęła ten błąd. Wszystko opiera się na testowaniu. Przy tym projekcie będzie podobnie, nie zadziała-ruszam z wersją 2.1. I tak dalej, stosując inne rozwiązania.

12 godzin temu, rafi8112 napisał:

Nie chce Ci zdradzać prawidłowego rozwiązania tego problemu przy zliczaniu w dół - w ramach nauki zaproponuj odpowiedni obwód, który zniweluje ten problem 

Takie coś:

Bramka 4 wejściowa robi tak jakby modulo 99. Gdy pojawi się 99 na licznikach następuje załadowanie dla JS z wejść  P1-P4 zero, dla DS sześć. Dalej będzie zliczało w dół, tylko że teraz automatycznie robi się minutnik Takie samo zastosuje dla reszty modułów, wyjątkiem będą godziny ale tutaj myślę że nie będzie problemu z tym.

 

 

 

[rafi8112]

@Zimol

W układach CMOS w żadnym wypadku nie można zostawiać niepodłączonych wejść. Wiąże się to z ich wielką impedancją wejściową, a co za tym idzie działają  one jak antenki i zbierają wszelakie zakłócenia. Podłączone nieużywane wejścia są spolaryzowane jakimś poziomem napięć (logiczne zero lub logiczna jedynka) w związku z czym masz gwarancję, że nie będą na nich stany nieustalone, które wywołają nieprawidłową pracę układu. Na przykładzie układu 4060 jego wejście RESET gdy z niego nie korzystasz musi być podłączone do masy (jest to wejście proste w związku z czym reset następuję przy poziomie logicznej jedynki). Co do polaryzacji niewykorzystanych wejść innych układów cyfrowych wszystko zależy od zasady działania danego układu - trzeba analizować tabele logiczne lub przebiegi i odnosić się do zasady pracy danego układu. Zawsze szukamy stanu logicznego, który będzie neutralny w stosunku do danej aplikacji układu cyfrowego.

Prawie prawidłowo przerobiłeś ten obwód z licznikami. Zastosowałeś liczniki 4510 - bardzo dobrze, zyskałeś dodatkowy pin RESET. Nie zrobi Ci się minutnik gdy wyjście cztero wejściowej bramki AND podłączysz tylko do wejścia PE starszego licznika (wejście PE młodszego licznika łączysz na stałe do masy). Wtedy ze stanu 00 zrobi Ci się 59 i tak cyklicznie będzie stan schodził do 00 w zamkniętej pętli.  

Edytowano Sierpień 23, 2021 przez rafi8112

[Zimol]

Aktualizacja 31.08.2021

Początek roku szkolnego-możliwe że albo projekt przyśpieszy albo zwolni

Taki oto schemat powstał przez 2 miesiące:

Nawet gdyby nie do końca działało tak jak założyłem, już jestem z siebie dumny. Niby prosta rzecz ale zabawa była przednia.

Jako taką ciekawostkę: porównanie ilości użytych komponentów w dwóch wersjach, 1.0 z czerwca i 2.0 (miejmy nadzieję we wrześniu)

Oraz w excelu spis układów cyfrowych:

Nie znalazłem jednej bramki, pewnie wrzucę 4 wejściową bramkę NAND i zrobię odpowiednio AND.

Nie wiem też jaki rozmiar płytki będzie, metoda zapewne taka sama jak w wersji poprzedniej, czyli termotransfer. Możliwe że będziemy robić dwie płytki, jeden zegar, drugi budzik*.

*Jak z zakłóceniami przy czymś takim? Jak to dobrze rozplanować? Myślałem o zmodyfikowanym złączu kanda...

 

Następny post możliwe gdy płytka będzie jut wytrawiona, czyli pewnie w niedalekiej przyszłości

 

 

[Zimol]

Aktualizacja 18.09.2021

Nie wiem do końca kiedy zostaną wytrawione płytki. Mam nadzieję że w październiku

A więc podzieliłem na dwie płytki. Po lewej zegar, po prawej budzik. Nie chcę budzika? odłączam wszystko ze złączy. Górne złącze będzie dla ogólnych połączeń, typu masa, 5V, Wejścia zegarowe liczników budzikowych, 1Hz, 1Hz^.

Dolne złącza to SPGiM, około 7 pinów będzie potrzebnych.

Wersja 2.1, gdy będzie działała, zostanie pozbawiona wyświetlaczy. Wejdzie hydrostatyka  Ale to po tej wersji.

Edytowano Wrzesień 18, 2021 przez Zimol

[Polecacz 101]

Produkcja i montaż PCB - wybierz sprawdzone PCBWay!
   • Darmowe płytki dla studentów i projektów non-profit
   • Tylko 5$ za 10 prototypów PCB w 24 godziny
   • Usługa projektowania PCB na zlecenie
   • Montaż PCB od 30$ + bezpłatna dostawa i szablony
   • Darmowe narzędzie do podglądu plików Gerber
Zobacz również » Film z fabryki PCBWay

[Zimol]

Aktualizacja 22.09.2021 

Oczekiwania działania układu w dwóch przypadkach, z budzikiem oraz bez niego. 

Tutaj bez budzika: 

W momencie podłączenia zasilania, po kilkunastu milisekundach, na wyjściu bramki AND (IC14D) powstaje impuls resetujący. Bardzo krótki impuls dochodzi do układów: (IC31A, IC16, IC30ABC, IC35ABCD) oraz do złącza kanda J2 (pin 5). Wszystkie układy się zerują, nie będzie stanów nieustalonych na licznikach, wyświetlacze pokazuje stan 0, jest godzina 00:00:00 

W momencie przełączenia przycisku S1 następuje albo odblokowanie przerzutnika JK (IC17A), albo zablokowanie go. Odblokowanie oznacza generowanie sygnału prostokątnego na wyjścia Q oraz ~Q o częstotliwości 1Hz, wypełnienie 50%.  

Zablokowany, gdy ktoś będzie chciał ustawić godzinę. Załóżmy, że zegar na wyświetlaczu wskazuje 00:00:23. Czas się zatrzymał.  

Przycisk S3 wybiera wejście bramki NOR. Zaczynając od lewej: 

LED2-> Jednostki sekund 

LED3-> Jednostki minut 

LED4-> Jednostki godzin 

LED5-> Budzik jednostki minut 

LED5-> Budzik jednostki godzin 

I teraz wlatuje przycisk S4, on generuje impuls, czyli ustawiam zegar. Jest godzina 12:45:56 

Gdy chcę dokładnie poprawić czas, ustawiam przycisk S2 tak, aby liczył odwrotnie. 

Zmieniam stan przycisku S1, zegar rusza. 

 

Jutro opiszę sytuację z budzikiem. Złącza kanda będą łączyć dwie płytki tak jak na rysunku, przy okazji staną się podstawowym trybem diagnostycznym projektu (np. RESET, BJM). 

Jest to rysunek podglądowy-wiadomo w paincie 

 

[Zimol]

Widać jak płytka powstaje oraz jak kandy są przestawiane

Gif z dnia na dzień, czasami brakowało jednego-dwóch dni. 

Kolega w srodku płytki, ja zaczynam prezentacje i dokumentacje

 

[Zimol]

Płytka skończona. W sumie 19 dni. Zworek jest dużo

 

Edytowano Październik 10, 2021 przez Zimol

[Zimol]

Aktualizacja 11.11.2021

Projekt trochę zwolnił. Dosyć napięty grafik, koniec semestru się zbliża a ocen mało

Ale do projektu:

1. Płytka budzika pomału będzie kończona. Większość elementów jest już kupionych. Zostało wytrawić obie płytki ale...

2. Będzie jeszcze jedna płytka

"Tester zegara 2.0"

Bardzo prosty schemat. Kandy ze sobą połączone przewodami(zegar+budzik). Na płytce będą się znajdować głównie diody sygnalizujące np. działanie 1Hz^. I teraz coś innego; Konwerter transmisji z równoległej do szeregowej. Zapewnie zrobione na rejestrach PISO CD4021. Tutaj jeszcze muszę przemyśleć.

Jako taka ciekawostka, użyłem liczniki, demultipleksery, dekodery, komparatory, bramki różnego rodzaju. Pozostało użyć jakiś rejestr przesuwny

Projekt staje się swoistą nauką podstaw cyfrówki, praktycznie przedstawiająca działanie różnych układów. Wartość edukacyjna jest ogromna

[pmochocki]

@Zimol bardzo fajny projekt. Jak planujesz kalibrować sygnał 1Hz? To znaczy, ja zrozumiem, że zmieniając pojemność kondensatora przy kwarcu. Ale skąd będziesz wiedział kiedy częstotliwość jest prawidłowa. Ja właśnie doszedłem to tego etapu w swoim projekcie. Mam pewne pomysły, ale jestem ciekaw jak to robią inni. 

 

[Zimol]

@pmochocki myślę że uda się za pomocą oscyloskopu. Jak nie posiadałem oscyloskopu to trochę śmiesznie sobie próbowałem ustawić. Uruchamiałem stoper na telefonie i próbowałem tak manipulować trymerem żeby w miarę było dokładne. Bardzo czasochłonne

Nie jest to zegar atomowy, więc idealnie nie będzie, ale i tak zdecydowanie lepiej generator na  kwarcu niż na NE555 Chyba gdzieś pomiary były w worklogu.

[pmochocki]

6 godzin temu, Zimol napisał:

Nie jest to zegar atomowy, więc idealnie nie będzie, ale i tak zdecydowanie lepiej generator na  kwarcu niż na NE555

Na pewno lepiej niż na NE555. Jak teściowie wyjadą siadam znów do mojego zegarka. Zobaczymy czy mój pomysł się sprawdzi...

6 godzin temu, Zimol napisał:

myślę że uda się za pomocą oscyloskopu.

Jestem ciekaw jaką dokładność uzyskasz. Jak będzie gotowy wartoby sprawdzić ile będzie się śpieszył/późnił po miesiącu czy dwóch.

Edytowano Listopad 11, 2021 przez pmochocki

[Zimol]

Aktualizacja 14.11.2021

Jest pomysł na ramkę danych:

Skróty JM, DM, JG, DG są wyżej opisane. Będzie to transmisja 16 bitowa.

Rejestry PISO - CD4021, połączone w kaskadę. Takty zegara dla rejestrów będą z osobnego generatora, myślałem o częstotliwości około 1kHz na klasycznym generatorze z kwarcem. Schemat płytki (już ostatniej do projektu) zaczynam robić od jutra, skomplikowanych rzeczy tam nie będzie, ot wykorzystanie jeszcze rejestru dla przykładu

 

[Zimol]

Aktualizacja 21.11.2021

Wczoraj/dzisiaj było przygotowywanie elementów, podpisywanie, sprawdzanie, uzupełnianie na jutrzejsze trawienie płytek.

Dzięki @Leoneq zrobiłem schemat blokowy działania zegara z budzikiem; jest to aktualizacja wcześniejszego schematu, jeszcze w wersji papierowej

Jakość może się zepsuć, później spróbuję zaktualizować zdjęcie.

 

 

[Zimol]

Oj będzie trawione

[Gieneq]

@Zimol Powodzenia! Jak trawisz? Jakieś mieszanie, napowietrzanie?