Wyświetlacz widma audio – ESP32 i 399 WS2812B

[ethanak]

Nie próbowałem z Pico, ale do ESP masz NeoPixelBus.

[Gieneq]

Drobna aktualizacja

Zarzekałem się, że w projekcie będzie integracja z Home Assistant, własny firmware z ESPHome, FPGA i inne fajerwerki i wygląda na to że będzie. Nie każdy projekt udaje się pociągnąć tak daleko, ale wygląda na to, że ten się uda 🙂 

Rozgrzebałem temat ESPHome o którym można poczytać w tym temacie:

i wygląda na to, że nie jest to trudne.

Testowałem też układ FPGA Gowin na płytce Tang Nano 4K od Sipeed i przyznam że ma potencjał! Blink działa bez zarzutów, przykładowy kod z obslugą HDMI też.

Srodowisko Gowin FPGA Designer choć bardzo chińskie jest bardzo przyjazne:

Dostępny jest IP Core FFT. Pozostaje nauczyć się Veriloga, podobno da się w tydzień. Znalazłem bardzo ciekawy kurs Verilog na siermiężnej stronie w HTMLu, ale treść zapowiada się super 🙂 

Nie wiem jak wam, ale mi ta strona przypomina grę z amigi. Może przez ognisko na belce po lewej, nadaje jakiś RPGowy charakter.

Także mam plan żeby rozbić to co robi ESP32 na następujące bloki:

• układ przetwornika ADC 16bit I2C podłączony do FPGA, próbki sa zapisywane i przetwarzane w sprzętowym FFT i wysyłane dalej,
• ESP32 odbiera wyniki FFT, przetwarza i steruje wyświetlaczem, zajmuje się też obsługą komunikacji z Home Assistant przexz WiFi.

Mam nadzieję, że temat FPGA mnie nie przerośnie 🙂 

 

Jeszcze pozwolę sobie zagadnąć @FlyingDutch Przyznaję się, że na razie temat ten jest mi dość obscy, ale mam czas, nauczę się 🙂 

Mógłbym Cię prosić o podpowiedź co powinienem zrobić, jakie tematy przeczytać, jakie pojęcia. Widziałem temat w którym podałes linki do YT o tworzeniu IP Cores ale to chyba "nie ten lvl".

Patrząc na IP Cores to są te które potrzebuje: FFT i I2C

Nie wiem tylko jak je użyć, może jest to proste, ale zwyczajnie nie ruszyłem tematu bo nie znam podstaw Veriloga.

 

[FlyingDutch]

1 godzinę temu, Gieneq napisał:

Drobna aktualizacja

Zarzekałem się, że w projekcie będzie integracja z Home Assistant, własny firmware z ESPHome, FPGA i inne fajerwerki i wygląda na to że będzie. Nie każdy projekt udaje się pociągnąć tak daleko, ale wygląda na to, że ten się uda 🙂

Srodowisko Gowin FPGA Designer choć bardzo chińskie jest bardzo przyjazne:

Dostępny jest IP Core FFT. Pozostaje nauczyć się Veriloga, podobno da się w tydzień. Znalazłem bardzo ciekawy kurs Verilog na siermiężnej stronie w HTMLu, ale treść zapowiada się super 🙂 

Nie wiem jak wam, ale mi ta strona przypomina grę z amigi. Może przez ognisko na belce po lewej, nadaje jakiś RPGowy charakter.

Także mam plan żeby rozbić to co robi ESP32 na następujące bloki:

• układ przetwornika ADC 16bit I2C podłączony do FPGA, próbki sa zapisywane i przetwarzane w sprzętowym FFT i wysyłane dalej,
• ESP32 odbiera wyniki FFT, przetwarza i steruje wyświetlaczem, zajmuje się też obsługą komunikacji z Home Assistant przexz WiFi.

Mam nadzieję, że temat FPGA mnie nie przerośnie 🙂

Jeszcze pozwolę sobie zagadnąć @FlyingDutch Przyznaję się, że na razie temat ten jest mi dość obscy, ale mam czas, nauczę się 🙂 

Mógłbym Cię prosić o podpowiedź co powinienem zrobić, jakie tematy przeczytać, jakie pojęcia. Widziałem temat w którym podałes linki do YT o tworzeniu IP Cores ale to chyba "nie ten lvl".

Patrząc na IP Cores to są te które potrzebuje: FFT i I2C

Nie wiem tylko jak je użyć, może jest to proste, ale zwyczajnie nie ruszyłem tematu bo nie znam podstaw Veriloga.

 

Cześć @Gieneq,

jeśli chodzi o samego Veriloga, to pytaj postaram się odpowiedzieć (nie powinno być z tym problemu). Natomiast jeśli chodzi o IPCores firmy Gowin to muszę się z nimi zapoznać, ale także pytaj. Zamiast I2C wybrałbym SPI (jest dużo szybsze i jego implementacja w FPGA nastręcza mniej kłopotów). Szkoda, że jeszcze nie przyszła do mnie ta wersja układu Sipeed Lichee Tang Nano 4K Gowin (myślę, że to potrwa jeszcze jakieś 2 tygodnie), ale samo środowisko "Gowin EDA" mam aktualne i będę mógł w nim sprawdzić kod. Najgorsze jest to, że nie ma możliwości symulacji IP Cores firmy Gowin - dużo ludzi na Świecie na to narzeka i trzeba będzie testować na docelowej płytce FPGA. W układach FPGA Xilinx'a do transferu danych pomiędzy IP Cores i pamięcią RAM jest używana magistrala AXI, na razie nie wiem, czy jest jakiś odpowiednik dla układów firmy Gowin, ale postaram się dowiedzieć,

Pozdrawiam

[Gieneq]

Dla poprawy czytelności worklogu dyskusję na temat nauki Veriloga i płytki FPGA wydzieliłem do osobnego tematu:

 

[Polecacz 101]

Produkcja i montaż PCB - wybierz sprawdzone PCBWay!
   • Darmowe płytki dla studentów i projektów non-profit
   • Tylko 5$ za 10 prototypów PCB w 24 godziny
   • Usługa projektowania PCB na zlecenie
   • Montaż PCB od 30$ + bezpłatna dostawa i szablony
   • Darmowe narzędzie do podglądu plików Gerber
Zobacz również » Film z fabryki PCBWay

[Gieneq]

Po wielu godzinach montażu ulepiłem pamiątkowy film. 2 miesiące po terminie, ale jest 🥳 Długi bo długi, jak kogoś ciekawi to obejrzy, starałem się nie lać wody i mówić w miarę sprawnie, bez "eee ii yyy" https://youtu.be/PN5DR060APM

Oraz kolejny filmik z efektem pracy: https://www.youtube.com/watch?v=Vy4BbQ_T4lo

Edytowano Marzec 30, 2022 przez Gieneq

[Gieneq]

Może ktoś coś podpowie 😞 Chcę porządnie zaprojektować filtr pasywny i jak już się zagłębiłem w temat to zgodnie z oczywistą prawdą dowiedziałem się, że tak naprawdę nic nie wiem.

Chcę dodać filtr górnoprzepustowy żeby odfiltrować składową stałą z wyjścia mikrofonu MAX9813 którego parametry to:

Napięcia faktycznie pokrywają się z rzeczywistością:

Nie rozumiem jak interpretować obciążenia i prąd wyjściowy.

Zakładam częstotliwości od 20 do 20kHz, z dokumentacji: "BW = 20Hz to 20kHz". U_RMS składowej zmiennej to 1.22V/sqrt2 = 0.86

1) 200pF równolegle do wyjścia to reaktancja max 250k, stąd prąd do masy to AC: 3.44uA RMS. Nie rozumiem dlaczego maximum to 200pF, to nie jest wyjście cyfrowe żeby liczył się czas propagacji. Większa pojemność źle wpływa na stabilność układu?

Biorę wzór Q=CU, dzielę przez czas ładowania T/4 = 12,5us, stąd I = 200pF*2*1.22V/12.5us = 39uA - to znowu nie jest dużo.

Np gdybym podłączył to do ATmegi8:

To dla 20kHz (wiem max 15kHz dla Atmegi) impedancja to 100k-j570k. Moduł impedancji 580k, czyli ok można podłączyć. Rezystancja wyjściowa mikrofonu jest mała więc też nie ma co na to patrzeć.

Jeżeli chciałbym przefiltrować sygnał z mikrofonu  czy oznacza to, że najpierw muszę podać go na bufor?

 

2) Przy dodaniu rezystancyjnego oporu 5k mam DC: 0.25mA i AC:0.17mA RMS - dlaczego jest to minimum obciążenia rezystancyjnego skoro prąd jest daleki od typowego poboru prądu 1mA? Dalej jest test (no właśnie typowo przy źle dobranym oporze?) przy 500R czyli kierując się tzw. rule of thumb 10x większa od impedancji źródła aby nie uzyskać dużego spadku napięcia - ok rozumiem. To jakoś celowo że dali 100x większą rezystancje jako minimum?

 

Edit: chyba się wyjaśniło. Najwyraźniej chodzi o stabilność układu. W nocie katalogowej LM324 jest podany wykres marginesu wzmocnienia i fazy, które z tego co pamiętam z wykładów są związane z rozkładem zer i biegunów transmitancji obiektu

Patrząc na to: https://www.analog.com/en/analog-dialogue/articles/ask-the-applications-engineer-25.html

Cytat

Q. How does capacitive loading affect op amp performance?

A. To put it simply, it can turn your amplifier into an oscillator. Here's how:

Op amps have an inherent output resistance, Ro, which, in conjunction with a capacitive load, forms an additional pole in the amplifier's transfer function.

Tak też jest. Co dalej z tą wiedzą? W sumie nie wiem. Muszę się douczyć 🙂

Jak ktoś ma jakąś wiedzę w tym temacie chętnie się zapoznam.

 

Edytowano Kwiecień 13, 2022 przez Gieneq

[Gieneq]

Wrzuciłem projekt na Instructable i w miarę szczegółowo opisałem. GitHub też zaktualizowany. Zrobiłem marge z testową gałęzią, w której dodałem schematy, odświeżonym kodem programu, zrobiłem symulacje działania filtrów z notatniku Jupyter. Finalny schemat i notatnik w zipie:

SDA_3_analog_simulation.zip

[ethanak]

Fajnie, ale vu-meter to zupełnie coś innego - tu masz miernik szczytowy (peak meter).

[trainee]

Dnia 9.03.2022 o 17:30, Gieneq napisał:

Oraz kolejny filmik z efektem pracy: https://www.youtube.com/watch?v=Vy4BbQ_T4lo

Zostawię bardzo profesjonalny, wnoszący wiele do projektu komentarz: ładnie.